Hirdetés

  2. Fórumok
  3. Lokál
  4. AMD CPU-k jövője - amit tudni vélünk
Legfrissebb anyagok
PROHARDVER! témák
Mobilarena témák
IT café témák
GAMEPOD témák

Új hozzászólás Aktív témák

  • #8598 Petykemano veterán
    Új Válasz #8598
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    Petykemano

    veterán

    Zen5 (Zen 5) pletykák. [link] (RedGamingTech)

    - 22-30% megcélzott IPC növekedés
    - 8 magos CCX
    - nagy L1$
    - egységesített L2$ a CCX-ben
    - az L3$-re vonatkozó rész elég zavaros. De megemlítésre kerül egy L4$, amit az IOD kaphat?

    Ha azt vesszük alapul, hogy a Zen5-tel szélesíteni szerették volna az architektúrát, és ennek része a nagy L1$, nem látom irreálisnak a 22-30%-ot.
    Az elmondottak eléggé az Apple M1-re hajaznak.

    Viszont ezt a CCX-re nézve egységesített L2$-t nehezen hiszem. Tudomásom szerint a relatív gyors privát L2$-t szeretik a szerverek és az egyszálas programok.
    Én inkább azt tartanám valószínűnek, hogy 2, esetleg 4 magra nézve vonják össze az L2$-t. Nagy és gyors privát L1$ és néhány mag között megoszott L2$ - az Apple M1 is így csinálja.
    2 mag közötti L2$ megosztás nem biztos, hogy olyan hasznos, túl kevésnek tűnik, 8 viszont túl sok. 4 ideálisnak tűnik.
    És persze az L3$ a továbbiakban 3D stackelve lesz.
    Talán az, hogy eltérő infók jönnek azért van, mert CPU-k esetén a 3D stackelt v-cache L3$ lesz ami CCD-ben található CCX-ek számára, APU esetén viszont System Level Cache, amit a CPU és az IGP is használ.

Új hozzászólás Aktív témák