Új hozzászólás Aktív témák

• #8050 Petykemano veterán

  Új Válasz 2022-10-07 10:18:24 #8050

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Petykemano

  veterán

  TSMC SoIC-H - Avagy AMD 2D Stacking

  Mint ismeretes az AMD a V-cache alap lapkára való ráillesztéséhez a TSMC SoIC technológáját használta. Nem állítom, hogy én annyira szuperül eligazodom a CoWoS, LSI, SoiC és hasonló elnevezések között, mindig utána kell néznem hogy mit írtak a szakértők.

  Mindenesetre a V-cache és a SoiC lényege az volt, hogy bump-ok (érintkezők?) helyett hybrid bonding (forrasztás?) alkalmaztak és (bár most nem teljesen egyértelmű, hogy ennek következtében-e, mindenesetre) lényegesen nagyobb kapcsolati sűrűséget (interconnect) értek el (a bump/microbump technológiház képest, amit nem tudom mikor és hol használtak valaha is)

  Mindenesetre hát itt ugye írják, hogy ez SoIC
  Itt van egy ábra, hogy mit tud a SoIC:

  
  Ebből a v-cache szerintem a (b) változatot valósította meg.

  Na most a napokban felröppent a hír, hogy a TSMC demózta a SoIC-H nevű technológát.
  két paywalled cikk: [link] [link]
  Ezeket magam sem olvastam.
  Én innen inspirálódtam:

  "TSMC is talking about things to come, and one of the biggest ones may be newly demonstrated SoIC-H. Where H stands for Horizontal.

  It is an interposer(ish) type of thing, where the dies are attached not by using bumps / micro-bumps but by "stacking" the dies on the interposer using hybrid bond connection.
  Using hybrid bond connection, the number of interconnects can grow by order of magnitude, most of the latency is squeezed out, clock speeds, bandwidth increased, power overhead drastically cut.

  End of SerDes. EFB / EMIB, classic interposer leapfrogged."

  Nem tudom.... Mondom, én annyira nem vagyok PRO ezekben kifejezésekben, de hát szerintem ennek a SoIC-nak a lényege az, hogy nincs interposer. Mivel SoIC-nak nevezik, ezért a fenti ábrán a SoIC-H-t a (c) változatként azonosítottam be és ott nem jelez a 2 dimenziós módon egymás mellé helyezett lapkák alá egy a kapcsolatot (huzalozást) megvalósító interposer lapkát, hanem mintha a két lapka horizontálisan kialakított módon kapcsolódna egymáshoz, ami pedig kifejezetten egybecseng a tárgyalt új technológia nevével.
  De persze lehet, hogy rosszul értelmezem.

  Az valóban elég valószínű, hogy az AMD ezt fogja használni arra, hogy chipeket egymás mellé tegyen és összekössön. Hol lehet ennek jelentősége? Hát talán már az RDNA3-ban vagy lehet, hogy így lesz chiplet-based a Phoenix point. Vagy akár a Dragon Range működése is erre alapozódhat. Ez persze részemről wishful thinking. Elképzelhető, hogy még nem eszik ennyire forrón a kását.

  Én két dologra tudok gondolni, hogy ez miben új, mi lehet a jelentősége.
  1) Amennyiben a valóban nem kell interposer a két egymás mellé helyezett lapka alá még olyan kisebb sem, mint az EMIB vagy EFB esetén használatos, akkor technológia lényege, jelentősége az lehet, hogy olcsóbban megvalósítható, mint az EMIB, EFB vagy más interposeres megoldások.

  2) Amennyiben tévedek az interposerrel kapcsolatban, akkor pedig arról lehet szó, hogy az eddig használt interposeres technológiák csak a bump/microbump használata mellett lehetséges interconnect sűrűséget tették lehetővé ,ami elegendő volt ahhoz, hogy mondjuk egy HBM memóriát rákapcsoli a processzorra széles busszal, de kevés volt ahhoz, hogy a compute lapkát elemeire bontsd és monolitikus chiphez fogható szélesssávú kapcsolatot létesíts közöttük.
  Magyarul, hogy ennek jelentősége csupán az, hogy jelentősen emelkedik a kapcsolati sűrűség.

  Viszont az a helyzet, hogy ez azért nem valószínű, merthogy az AMD már a CDNA2 esetén bemutatott EFB esetén is azzal kérkedett, hogy a MicroBump 3D-hez képest 15x nagyobb az interconnect density , mint ahogy a V-cache esetén 15x nagyobb connection density-t emlegetett . A hybrid bonding által biztosított lényegesen nagyobb kapcsolati sűrűséget egy kisebb interposer technológiával megvalósító technológának tehát már van neve: EFB. Nem valószínű, hogy most újra elneveznék máshogy, ahogy az sem, hogy visszatérnének a nagy interposer használatához.

  Következésképpen csak az lehet, hogy a technológia interposer használata nélkül teszi lehetővé egymás mellé helyezett lapkák (2D) csatlakoztatását a nagy kapcsolati sűrűséget biztosító hybrid bonding segítségével.

  Jön az AMD Tile-ing.

  szerk:
  Esetleg még lehetséges 3)-ik eset az, hogy az interposer lapka nem alul van, hanem a 2 egymás mellé helyezett chipet egy felülről rájuk helyezett lapka hidalja össze. Az ábrából ilyesmi nem következik. Hasonlót mintha Coreteks pedzegetett volna az RDNA3-hoz.

  Kicsit fura egyébként.
  Azt gondoltam volna, hogy bármilyen horizontális összekapcsolás előtt fog megvalósulni az, hogy az IOD lesz az interposer és arra 3D stackelik a CCD-ket. és így felejtődik el a SerDes

  pl így:

  [*Vcache*][*Vcache*][*Vcache*]
  [==CCD==][==CCD==][==CCD==]
  [¤¤¤¤¤¤¤¤ L4$ ¤¤¤¤¤¤¤¤]
  [######### IOD ##########]

  [ Szerkesztve ]

  Találgatunk, aztán majd úgyis kiderül..

Új hozzászólás Aktív témák