Hirdetés

  2. Fórumok
  3. PC, mini PC, barebone, szerver
  4. Az Intel bemutatta az Altera Stratix 10 MX FPGA-ját
Keresés

Új hozzászólás Aktív témák

  • #11 shabbarulez őstag Ixion77 #2
    Új Válasz #11
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    shabbarulez

    őstag

    válasz Ixion77 #2 üzenetére

    Az Altera már jóval korábban bejelentette a HBM2-es termékét, hogy az Intel felvásárolta volna, a fejlesztése meg értelemszerűen még korábban megkezdődött. Ez nem jelenti azt hogy az Intel a HBM-re voksolna. Az eltérő Wide I/O memóriáknak megvan a maga célterülete amire szánták őket és ezek igen szignifikánsan eltérnek, a célnak megfelelő specifikációkkal. A szerver területen ahol az Intel a HMC-t használja nem sok babér teremne a HBM-nek és fordítva consumer területen sem lenne ideális választás a HMC a HBM-mel szemben. És azért a harmadik szabványról a Wide I/O-ról sem szabad megfeledkezni(a neve becsapós, mert az összefoglaló technológia neve is ez, de az első szabvány nevét is ez kapta), ami szintén consumer piacra szánt, csak az alacsony fogyasztásra van optimalizálva, mobil technológiák mellé. A HBM abból származik, csak ott más lett a fő célirány, a fogyasztás elsődlegességét a teljesítmény vette át, a fogyasztás pedig erősen hátra szorult.

    Mindhárom technológiának megvan a maga célterülete és igen sok a célterületre jellemző és elvárt képességgel is bír, míg ez egy másik szabványokról már messze nem mondható el, így aztán egyik a másikkal nem igazán felcserélhető vagy ha meg is tennék az nem adna optimális megoldást.

    Wide I/O:
    Ezt kifejezetten alacsony fogyasztású mobil környezethez tervezték, a fő szempont az olcsóság és az alacsony fogyasztás melletti jó teljesítmény. Mivel anno egy évtizede még a mobil procik igen keveset fogyasztottak, meg mertek is nagyot álmodni, a fő fejlesztési tokozás irány a 3D TSV stacking, vagyis az alacsony fogyasztású logic chipnek a tetejére kerülne a memória, így minimalizálva az összeköttetések hosszát és a fogyasztást is. A 3D stacking viszont még jó ideig nem lesz mainstream, nagy volumenben jó kihozatallal elérhető technológia, ehhez még évek kellenek, így ez a technológia a mai napig nem került be a mobil termékek mellé, helyette az LPDRR4 a fő memória technológia a megszokott PoP-os kialakítással. Persze ahogy idővel a mobil chipek étvágya az órajel jelentős növekedésével ugrásszerűen megnőtt, úgy a 2D stacking-es megoldás is egyre inkább opcióvá vált, ahol már egymás mellett helyezkedik ez a logic és a memória chip. Egyáltalán nem lenne meglepő ha a legelső mobilos implementációk inkább 2D TSV stacking-esek lennének. Előnye a technológiának hogy JEDEC szabvány, korlátja hogy csak on-package rakható memória, így a memória mennyisége korlátozott. De ez egy consumer környezetbe nem olyan gond, főleg ha az elégséges kapacitás biztosítható. Mivel mobil környezetre optimalizált, így fogyasztás szempontjából a legideálisabb megoldás.

    HMC:
    Ez leginkább szerver környezetre optimalizált, nem véletlen hogy az Intel a Xeon vonalánál erre tette le a voksát. Nem mobil környezetre optimalizált, hanem teljesítményre, hasonlóan a HBM-hez. Költség szempontjából sem olcsó, de ez szerver környezetben kevésbé tényező, míg consumer piacon a HBM-nél ez szükséges. Viszont a HBM-mel szemben igen sok olyan képességgel bír, ami ott nem is szempont, szerver piacon viszont sokkal nagyobbak az elvárások. A legnagyobb előnye, ami miatt nem is egy zárt szabvány az a totális rugalmassága és testre szabhatósága, ami szerver fronton elég alapvető elvárás. A Micron elkészít egy alap szabvány tervezetet, amit a kisebb piaci szereplők készen használhatnak, de a nagyobb szereplők a saját igények szerint teljesen a saját termékükhöz a legjobban illeszkedő megoldást készíthetnek belőle. Ez a szabadság a teljesen egyénre szabható vezérlőben rejlik, aminek képessége teljesen a gyártó termékére szabható, így rugalmas és nagy szabadságot kínál. HMC-nél a memória vezérlő logika a memória chipek alatt van, ami a logic chippel egy nagy sebességű így kevesebb pin számosságú soros csatolón kapcsolódik. Ez a rész is teljesen egyénre szabható, ráadásul a másik két szabvánnyal szemben ez off-package memória kialakítását is lehetővé tesz. Ez pedig fontos szempont szerver területen, ahol nem elégséges egy korlátozott on-package memória kapacitás mint pl. egy consumer termék esetén.

    A HMC-ből lehet akár külső memóriát is csinálni, HBM-ből ez nem kivitelezhető, ez pedig szerver fronton fontos. A HMC chipek láncba fűzhetők így egy modulon elégséges kapacitás érhető el. Csatlakozás kis pin számosságú nagy sebességű soros csatolón oldható meg, ami nagy sávszélt képes biztosítani. Ráadásul ez lehet először rézkábel, de később akár silicon photonic alapú optikai csatolós megoldás is. A lényeg pont a rugalmasság, az hogy az egyes részegységek tetszőlegese össze legózhatók. Ráadásul itt nem kell a Micronra várni hogy mit tesz az alap szabványba. Ha egy nagy cégnek megvannak a technológia keretei, akkor saját igénye szerint úgy oldhatja meg az egyes részeket ahogy akarja. A memória chip gyártó csak a tárolást végző memória chip stackingek felett rendelkezik, de az alatta lévő memória vezérlő és a benne lévő logika bonyolultsága, képessége, egyénisége, a logic felé vezető csatoló kialakítása mind egyénre szabható ami nagyfokú rugalmasságok biztosít.

    Az Intel Xeon termékeinél ami a szerver piac igen nagy hányadát lefedi a memória vezérlő terén az évtizedek során igen sok Intel specifikus jellemző készült, ami az egyénire szabható vezérlő által beépíthetővé válik egy HMC chipbe. Ez széles körű kompatibilitást biztosít a korábbi termékek felé, nem veszik el az eddigi örökség és a jövőbeli fejlesztések is könnyedén beépíthetők akár a konkurens megoldásokat is beelőzve. Ez mind az on-package, mind az off-package megoldásoknál komoly tényező a HMC esetén.

    HBM:
    Ez a Wide I/O-ból született, a teljesítményt elsődleges szemponttá emelve. Így szélesebb adatbuszt, magasabb órajelet kapott a teljesítmény maximalizálása érdekében, cserébe a fogyasztás szempontja a háttérbe szorult. Szintén JEDEC szabvány, ami consumer környezetben nagy előny. GPU fronton jól ki tudja váltani a GDDR-t, desktop fronton a DDR-t, de notebook vagy tablet fronton az LPDDR-t már nem igazán, hisz ott az alacsony fogyasztás elsődleges szempont. Kérdés HBM3-nál erre oda fognak-e figyelni, de ha igen, annak még nagyon soká 2019-20-ra lesz érdemi eredménye. Kialakítása miatt csak on-package memória lehet, ami korlátozza az elérhető memória kapacitást, de consumer piacon ennek kisebb a jelentősége ha az elégséges kapacitás megvan. Notebook fronton nagyobb esély látok LPDDR4 után egy Wide I/O-s megoldásra 2D TSV stacking mellett, mint HBM-re a megoldatlan energia menedzsmentje miatt.

  • #6 Adams007 tag Ixion77 #2
    Új Válasz #6
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    Adams007

    tag

    válasz Ixion77 #2 üzenetére

    A HMC-nél nem a CPU-val egy tokba építik a lapkákat, hanem egy külön tokban van (legalábbis amit eddig láttam). A HMC nagy sebességű, differenciális soros interfészen kapcsolódik a CPU-hoz vagy FPGA-hoz, azaz vonalanként akár 30Gb/s. Ezzel szemben a HBM nagyon széles párhuzamos buszt használ, viszonylag alacsony órajelen. A HMC előnye papíron az lenne, hogy kevés soros linkkel, nagy sebességet tud elérni, de a 30Gb/s-hez elég komoly FPGA kell, amiben ilyen sebességű SerDes-ek vannak.

Új hozzászólás Aktív témák