Új hozzászólás Aktív témák

• #34 dezz nagyúr dezz #33

  Új Válasz 2013-02-28 16:37:29 #34

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  dezz

  nagyúr

  válasz dezz #33 üzenetére

  (Bocs, a másodiknál csak a megfogalmazás volt kicsit furi, hiszen az adott lapka akkora, amekkora. Az adott terv fog elférni kisebb helyen, egy kisebb lapka alakjában.)

• #33 dezz nagyúr vinibali #32

  Új Válasz 2013-02-28 16:15:32 #33

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  dezz

  nagyúr

  válasz vinibali #32 üzenetére

  "(=alacsonyabb tranzisztorszám)" - Ezt én képzeltem oda?

  "adott lapka kisebb helyen fér el"

  Már úgy érted, kisebb lesz, nem?

• #31 dezz nagyúr vinibali #29

  Új Válasz 2013-02-28 16:02:06 #31

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  dezz

  nagyúr

  válasz vinibali #29 üzenetére

  Nem is én vitatom az előző képed feliratát, hanem te. SOI != FD-SOI

  "nagyobb sűrűség(=alacsonyabb tranzisztorszám)"

  Szerintem nem a tranyók számát csökkenti, hanem fizikai megvalósítás tranyósűrűségét növeli, optimálisabb elhelyezéssel, kialakítással.

  Hacsak nem bánt nagyon pazarlóan a logikai működést leíró modellt tranyókra fordító sythesizer/implementer (vagy hogy hívhatják ezt ASIC tervezésnél) a korábbiakban.

  Mindenesetre, az gondolnám, ha ugyanannyi a tranyósűrűség, csak kevesebb a tranyók száma (nem redundáns részekre gondolok), az nem növelné a gyártás nehézségét, hanem csökkentené.

• #17 dezz nagyúr Drenadar #16

  Új Válasz 2013-02-28 00:00:10 #17

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  dezz

  nagyúr

  válasz Drenadar #16 üzenetére

  Egyrészt sokminden van, ami kihasználja, másrészt jelenleg ez az egyetlen út a teljesítmény drasztikus fogyasztásnövekedés nélküli növelésének, mivel egy magasabb órajelű, de egymagos proci többet fogyasztana.

• #14 dezz nagyúr Maxentius #7

  Új Válasz 2013-02-27 23:14:21 #14

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  dezz

  nagyúr

  válasz Maxentius #7 üzenetére

  Mert? Alacsonyabb fogyasztás mellett gyorsabb, mint egy 1,85 GHz-es Cortex-A15 (core to core).

  Bár kérdés, hogy az 1,85-re húzott A15 mennyivel fogyasztott többet a normál órajeléhez képest.

  (#10) X-Master A Tegra 3 bulk technológiával készül, valószínű itt a SOI a fogyasztásra (ezzel együtt a hőtermelésre) is jó hatással volt.

  (#11) vinibali: A képen éppen az szerepel, hogy az FD-SOI tranzisztor egyszerűbb, mint a legegyszerűbb bulk megoldás.

  Persze meg kell dolgozni az eredetileg bulkra tervezett áramkörök FD-SOI-ra ültetésével.

  Az is igaz, hogy még nem bejáratott eljárás, gyártási szempontból. (És ha nem működik valami, vakarhatják a fejüket, hogy pontosan mi a probléma forrása - a terveken kell módosítani vagy a gyártási eljáráson.)

  De a legnagyobb hátulütő az, hogy maga az eljárás drágább.

Új hozzászólás Aktív témák