Új hozzászólás Aktív témák

• #495 Petykemano veterán Cathulhu #494

  Új Válasz 2018-11-07 11:05:50 #495

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Petykemano

  veterán

  válasz Cathulhu #494 üzenetére

  Biztosan.
  De ha minden jól megy, egy chiplet már 1 CCX osztatlan 32MB-os L3-mal.

  Az sok helyütt felvetődött, hogy a közel 500mm2-es IO chip azt tartalmazza-e, ami a 4 zeppelin chip uncore része volt, vagy abban volt nem használt redundancia (pl USB, South bridge), ami felhasználásra került
  Ezen a képen sok rész (kék) nincs külön megnevezve, én nem tudom megállapítani, hogy az nem megnevezett uncore rész, vagy csak huzalozás, vagy mi. Szóval a sok helytütt felvetődött kérdés, hogy vajon az IO chip tartalmaz-e L4$-t (és HBCC-t?)

  Az előző bejegyzés alapján "8MiB L3 block on its own is 16mm^2." könnyen kiszámítható, hogy mondjuk 256MB L4$ 500mm^2 lenne, ami képtelenség. Ennél kisebbnek, tehát bárminek, amiben nem fér el az összes CCX L3$ tartalma, pl 128MB-nak nem tudom lenne-e értelme.

  A dolog elvileg nem értelmetlen, mert a Broadwell is kapott 5-10% előnyt a 128MB eDRAM hatására.

Új hozzászólás Aktív témák