Új hozzászólás Aktív témák

  • Petykemano

    veterán

    {Találgatás}

    Abu említette, hogy az AMD fog kísérletezni a zen3-mal és hogy 8 chiplet helyett 4 chiplet lesz a csomagban HBM-mel.
    Ez jelentheti azt is, hogy a HBM-et a az IO lapkához kell csatlakoztatni. mármint GPU-knál eddig ugye ilyet láttunk. Tehát hogy a HBM és a CPU-k is az IO lapka szolgái. Még akkor is, ha esetleg minden chiplet a hozzá legközelebbi HBM-től tudna csak adatot lekérni. (mint ahogy emlékeim szerint ez most is így van, egy CCD nem tud 8 csatornán kereszül adatot lekérdezni, hanem csak a hozzá legközelebbi 2 memóriacsatornán/vezérlőn keresztül.)

    Ez ugye azt jelentené, hogy egy IO lapka méreténél nagyobb interposer kellene. Az azért biztos elég nagy.

    Azon gondolkodtam el, hogy nem lehetne-e ezt úgy megoldani, hogy csak az egymás mellé helyezett chipletekben gondolkoduink, vagyis csak a képen látható ~ 2 CCD méretű interposer kellene a 2 lapka alá. És akkor az abu által mondott kísérlet arról szólna, hogy a az egyik CCD helyére egy HBM-et raknak.

    Ebben az esetben nyilván a HBM vezérlőt az interposernek kellene tartalmaznia (active interposer)

    És akkor tovább gondolkodtam ezen az aktív interposer dolgon.
    Be lehetne-e tenni a CCD-k alá egy olyan aktív interposert, ami gyakorlatilag egy L4$-t tartalmaz?
    És 2 CCD-t köt össze. Végülis az Armnál is lehet olyan designt összerakni, hogy vagy van L3$ vagy nincs.

    Ennek a megoldásnak az lehetne az előnye, hogy akár a Vermeer esetén is használható. Egyrészt remekül kezelné a CCD-k közötti késleltetést, ami most jelen van, másrészt megfelelő méret esetén (ha nagyobb, mint a 2 CCD L3$ összege) akár még a memória elérés átlagos késleltetésén is javíthatna.
    És maga az interposer is kicsi.

    Milan esetén ez persze csak 2-2 csomag késleltetésén javítana, de már az is előrelépés lehetne.
    A használata nem kötelező, tehát olcsóbb változatokból és/vagy 1 CCD-s változatokból kihagyható.

Új hozzászólás Aktív témák