Új hozzászólás Aktív témák

• #42 P.H. senior tag L3zl13 #41

  Új Válasz 2006-02-17 14:49:28 #42

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  P.H.

  senior tag

  válasz L3zl13 #41 üzenetére

  De az L2 cache közös adat/kód-gyorsítótár. Ha valami nincs a kért L1-ben, akkor a request továbbítódik az L2-kezelőnek. Ha az sem találja, akkor megy ki a memória felé a kérés.
  
  Viszont az következőt nem értem: az Intel és az AMD is csoport-asszociatív cache-t használ L1és L2 szinten, bővebben[link]. Ha ezt jól értelmezem, akkor ez a direkt mapping továbbfejlesztése, és pl. ha van 512 MB főmemória, és a 64 KB-os L1 cache 2-way set associative (mint pl. a Bartonban), akkor minden egyes 1 MB-ből egyszerre 128 byte lehet az L1-ben? Vagy a mapping dinamikus?
  
  [MOD] Vagy lehet, hogy az L1 az L2-t képezi le?
  
  [Szerkesztve]

Új hozzászólás Aktív témák