Hirdetés

Új hozzászólás Aktív témák

  • Petykemano

    veterán

    Zen5

    A minap olvastam egy érdekes fejtegetést.
    Az AMD tick-tock megközelítéssel kb 3-4 évente dob le egy friss ground-up architektúrát. És ezeknél a célként megjelölt IPC növekedés jellemzően 40%

    excavator => zen1
    A publikusan megcélzott 40%-ot sikerült túl is szárnyalni, 52% lett

    zen1 => zen3
    A zen2 esetén 15%, a zen3 esetén 19%-os (átlag) IPC növekedést találtam.
    Nem tudom, hogy a zen2 esetén a 15%-ot a Zenhez, vagy a Zen+-hoz mérték-e.
    Mindenesetre ez együtt kb 37%-os IPC növekedést jelent.

    zen3 => zen5
    Az eddigiek alapján feltételezzük, hogy a cél itt is a 40% lehet.
    Hivatalos adatok szerint a Zen4 átlagos IPC növekménye a zen3-höz képest 13% volt.
    Ebből kiszámolható, hogy a Zen5 IPC növekedése - matek alapon - olyan 24%-ra várható.

    Persze ez más tényezőktől is függ.
    1) gyártástechnológia
    Nem mindegy, hogy a Zen5 végül N3-on valósul-e, meg vagy N4-en. (és a Zen5 (Zen5+) mobil lesz az N3 pipecleaner)
    A Zentől egyszer volt egy gyártástechnológia váltás (Zen2) és ahhoz képest azonos gyártástechnológán megvalósított Zen3 hozta a 36-37%-os IPC növekedést. Tehát a két ground-up architektúra között (nem számolva persze a 10nm-rel) 1 gyártástechnológiai ugrás volt.
    Ha ezt a trendet követi a Zen5 és N4-en érkezik, akkor a Zen3 és a Zen5 között nagyjából azonos gyártástechnológiai távolság lehet és nem nagyon várható a 40%-os célszám túlszárnyalása.
    Ellenben ha a Zen5 N3-on valósul meg, ott rendelkezésre állhat olyan extra tranzisztorbüdzsé, amivel a végeredmény 40% fölé mehet.

    2) packaging technológia
    Az idén bemutatott L3$ bővítményként bevezetett X3D technológia relatív szűk alkalmazási körben, de ott jelentékeny mértékben növelte az IPC-t (néhány alkalmazás, játékok)
    Ha módot találnak arra, hogy a technológia szélesebb körben járuljon hozzá az alkalmazások gyorsulásához és a Zen5-öt már eleve gyárilag 3D tokozásos technológiával való gyártásra tervezik (tehát hogy a bővített cache - legalább valamilyen mértékig - szériatartozék nem opcionális megoldás), akkor az szintén adhat egy lökést, hogy túl lehessen szárnyalni a 40%-os célértéket.
    Pl: többrétegű 3D tokozott L1$, ami nem ad hozzá késleltetést, de mondjuk 2-3-4x nagyobb kapacitást biztosít. Ez önmagában lehet, hogy nem sokat segítene (az AMD ábráin is láthatjuk, hogy az átlagos IPC növekedéshez csekély mértékben járult hozzá a duplázott L2$ ) De ha eköré tervezed a processzort, pl növeled a feldolgozók számát, akkor már kiaknázhatóvá válik. Akár egy olyan szcenáriót is el tudok képzelni, hogy a feldolgozók számának és a cache növelésének ütemével a branch predictor és más ST teljesítményt befolyásoló részegységek nem tudnak egyből lépést tartani, de megfelelő rétegzettségű cache bővítmény mellett megnyitja az utat az SMT yield növeléséhez. (SMT4)

    Találgatunk, aztán majd úgyis kiderül..

Új hozzászólás Aktív témák