Aktív témák

• #52 MoonFace csendes tag DcsabaS #51

  2002-11-18 12:07:42 #52

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  MoonFace

  csendes tag

  válasz DcsabaS #51 üzenetére

  Jajjajjajjajjj...
  
  Ne haragudj, de Te most vagy nagyon értesz mindenhez és mindenki mást hülyének nézel, vagy nagyon értesz valamihez, és ezen felbuzdulva azt hiszed, hogy mindenhez értesz és az adott témában marha nagy hülyeségeket írsz, vagy...
  
  DDR memória SDR üzemben? Ez úgy baromság, ahogy van! Csak jelzés szinten néhány a két technológia közötti különbségekböl:
  - különféle tápfesz (3.3V vs. 2.5V)
  - különféle jelinterfész (LVTTL vs. SSTL_2)
  - exkluzív jelvezetékek (DQM vs. DM, DQS, CK#, VRef, ..)
  - ráadásul a DDR memória nem is ''tisztán'' szinkron, hanem un. source-synchronous, ami azt jelenti, hogy (az SDR-nél nem is létezö) Strobe jeleket használ a data-capture órajelen belüli érvényesítésére, és ezt a jelet írásnál a chipset, olvasásnál a memória (!) biztosítja...
  Egyébként pl. a DDR memória minimális burst-lenght értéke épp azért 2 (és nem 1, mint SDR-nél), mert a minimális egy órajel alatt MINDENKÉPPEN két adatot visz át. Ez már csak azért is így van, mert (ha nem tudnád véletlenül) a DDR memória gyakorlatilag attól lehet DDR, hogy a chip-en belüli busz-szélesség duplája a külsönek (DDR-II-nél meg négyszerese), így az I/O pufferbe/böl két külsö busszélességnyi adat vándorol órajelenként. Úgyhogy szerintem ''elvi szinten is beláthatod'', hogy a DDR memória nem tudhatja az SDR üzemmódot, és ugyanezt fenntartom az EV6-ra is.
  Ami meg egyes chipseteket illet, azok meg nem azért tudnak SDRAM-ot is kezelni, mert a DDR memória megy SDR üzemben is, hanem azért, mert ismerik mindkét rendszert, de pl. az AMD760-asra épülö lapokba már hiába próbálkoznál SDRAM-mal, és nem csak azért, mert fizikailag nincs rajta SDRAM slot...
  
  Félreértések elkerülése végett: a chipset nem kommunikál a memóriával (eltekintve talán a memória-frissítéstöl)! A chipset memóriakontroller részének lényege, hogy a különféle eszközökröl (CPU, AGP, DMA, Bus-master perifériák) érkezö memóriaigényeket ''lefordítsa'' a memória-vezérlöjelek nyelvére, megfelelö ütemezéssel vezérelje azt, és (esetleg) a szükséges pufferelésen keresztül illesztést biztosítson az egyes eszközök különféle adatbusz-tipusai között. Éppen ezért nem létezik ''csak a chip-készlet és a memória közötti kommunikáció'', így ennek sebességét sem lehet mérni. Az a sebesség amiröl Te beszélsz nem a benchmark-programok által mérhetö, hanem az adott memória datasheet-jéböl kiolvasható adat, azt ugyanis a gyártó garantálja, csak olvasni kell tudni...
  
  ''Sok teszt programban eleve be vannak építve bizonyos szorzó tényezők, hogy a mérési eredményként kijöjjön az elméleti átviteli érték''
  Szerintem tökmindegy, hogy 100 vs. 130, vagy 750 vs. 1000MB/s relációban jön elö a +30%, úgyhogy a ''szkinner állandó'' ebböl a szempontból nem releváns.
  Így vagy úgy, de megfelelö körülmények között az én ''valós alkalmazásom'' tökéletesen kihozza a 100 vs. 133MHz-es SDRAM közti sávszélesség-különbséget K7/100MHz FSB mellett, tény, hogy nem árt kicsit érteni is mi és miért történik úgy, ahogy...
  
  Az AGP spec. 2.0-ig bezárólag pedig az illetö busz üzemmódtól függöen vagy órajelenként egy (1X/SDR), vagy órajelenként kettö (2X/DDR), vagy órajelenként négy (4X/QDR) adatot visz át az illetö blokkon belül, és nincs ''két órajelenként egy'' (0.5X?) üzemmódja...
  
  

Aktív témák