Hirdetés

  2. Fórumok
  3. Lokál
  4. AMD CPU-k jövője - amit tudni vélünk
Keresés

Új hozzászólás Aktív témák

  • #8401 S_x96x_S addikt hokuszpk #8397
    Új Válasz #8401
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    S_x96x_S

    addikt

    válasz hokuszpk #8397 üzenetére

    > a tervezesi koltsegek is emelkeódnek, az AMD azert is
    > igyekszik 1 maggal lefedni mindent is ;

    valószínüleg eljött az AMD-nél az az időszak,
    amikor a növekedéshez nem lehet mindent 1 foglalattal ( pl. szerver )
    vagy 1 CPU maggal lefedni.

    De az alapok hasonlóak:
    A ZEN4 az alapja a ZEN4X3D és a ZEN4C -nek is.
    És szerintem a ZEN4C sok mindenben visszahathatott az alap ZEN4-re is.
    feltételezve, hogy a zen4c-ben is lesz avx-512 .. akkor az AVX-512 kialakításával kapcsolatos döntésekhez is.
    Szerintem sok mindent automatizálhattak és lehet, (spekuláció) hogy a zen4c -t alapból ki tudják generálni a tervekből.

    Amúgy a tervezési idő ( + költségek ) csökkentése
    a TSMC egyik célja az új "3DFabric Alliance" -al.
    ( meg hogy magához láncolja az ügyfeleket .. )
    https://www.tsmc.com/english/dedicatedFoundry/oip/3dfabric_alliance
    https://3dfabric.tsmc.com/english/dedicatedFoundry/technology/3DFabric.htm
    "TSMC's 3DFabric offers our customers the ultimate flexibility in product design, brings packaging technologies to the forefront for innovation, and are critical to a product's performance, function and cost:
    Time-to-Market: Customers can reuse technology blocks that do not change frequently or do not scale well to develop "chiplets" which allow for faster innovation and shorten the time-to-market
    Performance and Efficiency: 3DFabric allows the integration of high density interconnected chips into a packaged module delivering improved bandwidth, latency, and power efficiency
    Form Factor: Integrate varied logic, memory, or specialty chips with SOCs to deliver smaller form factors for various applications.
    Cost: Customers can reuse blocks, such as analog IO, RF, and those that do not change frequently nor scale well, on more mature and lower cost semiconductor technologies. Customers can focus logic designs that scale well on TSMC’s most advanced semiconductor technologies"

  • #8399 HSM félisten hokuszpk #8397
    Új Válasz #8399
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    HSM

    félisten

    válasz hokuszpk #8397 üzenetére

    "ha masik konyvtarral ujratervezed"
    Ezt pont géppel szokták, kézzel csak legtöbbször csak belejavítgatnak. Nekem nem ez tűnik a "drága" lépésnek. Főleg, ha kb. ugyanazt a csipet módosítják, csak bizonyos részegységekből kevesebbet raknak bele, vagy picit másmilyet. Ha meg komoly versenyelőny, illetve mennyiségi előny (kisebb lapka esetén több csip/wafer!) lehet belőle HPC/Datacenter vonalon, ahol vastag a haszonkulcs, könnyen megérheti. :K

  • #8398 Petykemano veterán hokuszpk #8397
    Új Válasz #8398
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    Petykemano

    veterán

    válasz hokuszpk #8397 üzenetére

    Szerintem ez egy mítosz.
    Iparági modell - de nem gyakorlat
    Ha nincs semmid és nekiállsz egy teljesen új chip teljesen új node-ra való fejlesztésének és mást nem is csinálsz, akkor talán tényleg annyi.

    Ennek a folyamatnak része lehet akár több teszt jellegű tape-out is.

    De variánsokat tervezni meglevő blokkokoat újrahasznosítani mutálni valószínűleg néhány, vagy komolyabb átalaktás esetén néhány tíz misiből már megvan.

    Abu nemrég mondta, hogy a >$100 GPU szegmens, hová évek óta tervezik az új GPU-kat csupán néhány milliárd dollár negyedévente. Szerintem nem terveznének 4-5 chipet, ha mindnek az elkészítése külön-külön többszázmillió dolláros tétel lenne.

Új hozzászólás Aktív témák