Új hozzászólás Aktív témák

• #4459 S_x96x_S őstag HSM #4457

  Új Válasz 2020-12-06 12:19:59 #4459

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  S_x96x_S

  őstag

  válasz HSM #4457 üzenetére

  > Miért lenne más? Ha egy X86 utasítás-sor "tömörebb",
  > akkor adott számú utasítást dekódolva órajelenként,
  > azonos órajelen mégiscsak több hasznos "munka" lesz elvégezve,

  annyira szerintem nem sokkal tömörebb ,
  mint amennyivel komplexebb.

  vagyis a komplexitáson többet veszít az X86-64-ISA - mint amennyit nyer a "tömörségével",
  például extrém nehéz dekódolni és párhuzamosítani.

  -> high ILP (Instruction level-parallelism).
  -> high MLP (memory level parallelism)

  
  Anandtech: "Other contemporary designs such as AMD’s Zen(1 through 3) and Intel’s µarch’s, x86 CPUs today still only feature a 4-wide decoder designs (Intel is 1+4) that is seemingly limited from going wider at this point in time due to the ISA’s inherent variable instruction length nature, making designing decoders that are able to deal with aspect of the architecture more difficult compared to the ARM ISA’s fixed-length instructions. On the ARM side of things, Samsung’s designs had been 6-wide from the M3 onwards, whilst Arm’s own Cortex cores had been steadily going wider with each generation, currently 4-wide in currently available silicon, and expected to see an increase to a 5-wide design in upcoming Cortex-X1 cores."
  ( Anandtech - M1 elemzés )

  Mottó: "A verseny jó!"

Új hozzászólás Aktív témák