Új hozzászólás Aktív témák

• #430 robyeger addikt Raymond #429

  Új Válasz 2006-07-22 11:18:33 #430

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  robyeger

  addikt

  válasz Raymond #429 üzenetére

  Amit belinkeltél X-bit labor tesztjeit, ott egy FX-62-vel mérik a DDR2 ramokkal a proci valós memória sávszélességét, és mivel az FX-62 Am2 tokozásba megy és dual core, ezért osztott IMC-je van, ami miatt a korlát nála 12.8GB/sec és nem 6.4GB/sec. Erről dumálok már mióta
  Itt ha akarod megvaltoztatod gyakorlatilag mindegyiket kulon-kulon ugy hogy a tobbi maradjon (biznyos szabalyokon belul). Itt van egyenesen az AMD-tol is he kell: Na és mik ezek a szabályok, szerintem hogy a hypertranszpot(HTT) és a CPUba irányuló memória busz alapórajele mindig ugyan az. és szerinted miért növekszik a memória órajel is, ha növeljük a HTT órajelét??? Akkor nem lehet rájuk mondani, hogy függetlenek!
  Szép ez a ''Direct Connect Architecture'' elnevezés az AMD-től, de ha a gyakorlatban is így lenne, akkor miért nem lehet 939 és 1magos AM2 prociknál(gyári beállítások mellett) elérni valós memória olvasásban 6,4GB/sec nagyobb eredményt??
  [link] Gyönyörűek ezek a marketinges ábrák az AMDtől, kár hogy olyan apróságok nincsennek feltüntetve, hogy crossbar(XBAR) vagy system request queue(SQR)
  Erdőkének már megpróbáltam elmagyaráztam az ''osztott'' IMC működését, néz vissza pár hsz-el. Rajzolni nem fogok.
  L2 cache-ről már írtam pár hsz-el előbb igaz nem neked, nézd vissza ha érdekel.
  Ez itt egy tipikus példa arra, hogy pl. a EVEREST Home Edition 2006 v2.50.480 verziója nem képes mérni a két mag egyszerre elérhető valós memória sávszéleségét: [link] (a Sandra 2007-el nincs ilyen gond)
  

Új hozzászólás Aktív témák