Új hozzászólás Aktív témák

• #779 Cathulhu addikt Petykemano #778

  Új Válasz 2019-02-26 21:15:15 #779

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Cathulhu

  addikt

  válasz Petykemano #778 üzenetére

  Zen2-nel az L4 mellett ket indokkal erveltem, egyreszt kompenzalni kicsit a tavoli IO miatti kesleltetest, masreszt fuggetleniteni az IF orajelet a RAM orajeltol. Ez volt ugye a Zen1 egyik rakfeneje, es mar akkor mondtak, hogy ehhez egy koztes buffer kellene, aminek a szerepet szvsz egy gigantikus L4 szepen be tudna tolteni, igy az IF mehetne gyorsabban csokkentve az inter-CCX es mostmar inter-chiplet kesleltetest is.

  Tudom, hogy meg a Zen2 duplazott chache-e messze is messze lesz a 3D altal adott lehetosegtol, de jo indikator lehet, hogy mennyit tud profitalni belole a Zen2 (aztan persze az IO kesleltetes lehet negalja az egeszet).

  A nagyobb cache mindenkepp segit a cache missek szamanak csokkenteseben, de ha mar eleve jo hatasfoku a cache mechanizmus, akkor sokkal nagyobb cache-el is csak par %-ot lehet nyerni. Minden a jo prefetcheren mulik (sajnos nem talalom, de regen olvastam egy cikket, az mutatta szepen, hogy a prefetcher gyakorlatilag atvette a L3/L4 szerepet). Ez szvsz igazan csak nagyon rosszul megirt programoknal hozhat igazan javulast, bar megvallom a konkret szamokrol nincs fogalmam.

  Tudtommal a HBM onmaga 3D stack, mikor GPU-t raksz melle lesz az egesz 2.5D az interposer miatt.

Új hozzászólás Aktív témák