Keresés

Új hozzászólás Aktív témák

  • HSM

    félisten

    válasz Petykemano #4393 üzenetére

    Ebben a latency dologban az a rendkívül érdekes, hogy korábban CCX-en belül ugyanúgy 17ns körül mértek a 3950X-en, a távoli CCD-n belül viszont lényegesen magasabb volt, mint amit linkeltél: [link]
    Valamint volt egy gyorsabb és egy lassabb CCD. Valamelyik AGESA kódban úgy tűnik stratégiát váltottak, ami a CCX-ek szinkronban tartását illeti. :K
    Tehát ezt az "óriási előrelépést" én azért így nem jelenteném ki. Azért a pontos okokra igen kíváncsi lennék. :K

    #4395 Pinky Demon :
    "De mivel az L3 igy is marha nagy es tovabbi duplazast varok 5 nanon, L4-nek is csak akkor van ertelme, ha szignifikansan tobbet tud nyujtani mint az L3"
    Nem helyettesítik egymást. Egy IOD-be rakott L4 éppen a CCD-k közötti szinkronizációt gyorsíthatná, ha ehhez nem kellene a ramig elmenni. A nagyobb L3 pedig a CCD-n belüli teljesítményt tudná javítani, ami egyébként jelenleg is elég jó, de ettől semmivel sem gyorsul a CCD-k közötti kommunikáció.

  • Cathulhu

    addikt

    válasz Petykemano #4393 üzenetére

    L4 szerintem nem is a magok meg a CCX-ek kozotti kommunikacio miatt lenne fontos, sot meg csak nem is a CCD-k kozott, hanem az IMC es a magok kozott. Az IO es a CCD-k kozott igy is van az IF miatt egy jo adag kesleltetes, minden egyes memoria eleresnek a CCD->IO->RAM->IO->CCD utat kell ugye bejarnia, de egy jo nagy L4-el ez CCD->IO->CCD-re lehet optimalis esetben szukiteni. De mivel az L3 igy is marha nagy es tovabbi duplazast varok 5 nanon, L4-nek is csak akkor van ertelme, ha szignifikansan tobbet tud nyujtani mint az L3. Lehet tenyleg csak Epyc eseten lenne ertelme, 1-2 CCD-s asztaliknal nem, franc se tudja.
    Arra mondjuk tokeletes lenne hogy az IMC es az IF koze ekelodve koztes bufferkent szepen el le lehetne valasztani az IF frekvenciat az IMC frekvenciatol.

Új hozzászólás Aktív témák