- Igencsak szerény méretekkel rendelkezik az Aetina Xe HPG architektúrás VGA-ja
- Miniképernyős, VIA-s Epomaker billentyűzet jött a kábelmentes szegmensbe
- Különösen rendezett beltér hozható össze a Cooler Master új házában
- A középkorra és a pokolra is gondolt az új AMD Software
- Új gyártástechnológiai útitervvel állt elő a TSMC
- Házimozi belépő szinten
- AMD K6-III, és minden ami RETRO - Oldschool tuning
- Milyen TV-t vegyek?
- Nikon DSLR topik
- Házimozi haladó szinten
- Intel Core i5 / i7 / i9 "Alder Lake-Raptor Lake/Refresh" (LGA1700)
- Amlogic S905, S912 processzoros készülékek
- Projektor topic
- Sony MILC fényképezőgépcsalád
- Dell notebook topic
Hirdetés
-
Konzolokra is megjelenik a Deathbound
gp A PC-s verzió mellett megkapjuk a teljes kiadást PlayStation és Xbox platformokra is.
-
Miniképernyős, VIA-s Epomaker billentyűzet jött a kábelmentes szegmensbe
ph A megfizethető, szivacsokkal jól megpakolt modell ötfajta kapcsolóval és kétféle színösszeállítással/kupakprofillal szerezhető be.
-
Robotkart irányított a majom a kínai Neuralink agyi chipjével
it A mindezt lehetővé tévő Neucybert a Neuralink kínai riválisa, a Beijing Xinzhida Neurotechnology fejlesztette ki.
Új hozzászólás Aktív témák
-
Petykemano
veterán
Igen, az igaz, hogy 2 lapkás TR esetén is előfordulhat távoli elérés, de ez nyilván kevésbé égető probléma, mint memóriaelérés nélküli lapkáké.
Ami viszont érdekes, hogy ha jól emlékszem a L3$ késleltetésekre, akkor mintha az lett volna a sima Zeppelin esetén, hogy a másik CCX L3$-éből pont ugyanannyi késleltetéssel tud olvasni, mint memóriából.Ezeken az ábrákon gyönyörűen látszik, milyen késleltetéseket ad hozzá a blokkon kívüliség:
Mennyivel jobb jobb memóriával:
Összehasonlítás:
Én azt nem értem (és ennek megoldását várom), a következő zen verzióban, hogy a CCX-ek közötti és a lapkák közötti interconnect miért függ a memória frekvenciájától.
Azt sem értem, hogy hogy lehetséges az, hogy ha az lokális L3$ késleltetése 45-50ns, a memória elérésének késleltetése mondjuk 60-80ns, akkor hogy lehet, hogy a szomszédos L3$ elérése 120-150ns (memóriasebességtől függően) ? Kicsit olyan, mintha a két CCX a memórián keresztül kommunikálna. (Persze nyilván nem, mert akkor lapká belüli két CCX egymáshoz képesti elérésének késleltetése pont ugyanannyi lenne, mint két különböző lapka CCX-é a a TR-ben) Az világos, hogy a elméletileg A CCX-ek között és a memória felé is az IF a kapcsolódást megoldó alkatrész, csak nem világos, hogy miért a memóriaelérés késleltetése alacsonyabb a szomszédos L3$-nél?Nincs ezen mit trollkodni, ezek tények, ezen ha lehet javítani kell.
[ Szerkesztve ]
Találgatunk, aztán majd úgyis kiderül..