Hirdetés

  2. Fórumok
  3. PC játékok
  4. Rage

Új hozzászólás Aktív témák

  • #578 Abu85 HÁZIGAZDA crosscut #571
    Új Válasz #578
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    Abu85

    HÁZIGAZDA

    válasz crosscut #571 üzenetére

    Mert olyan GPU részt csinálni, ami gyors is, és közös címtartományt használ a CPU magokkal, valamint teljesen koherens memóriát és ez nagyon költséges. 22/20 nm-nél lesz olyan tranyóbudgeted, hogy 2xx mm^2-es lapkán kényelmesen megcsinálható. Esetleg gate first HKMG-vel (persze SOI nélkül) meg lehet próbálni 28 nm-en, mert a gate first alatt jobb a tranzisztorsűrűség, de ekkor azért elég nagy lapkát fogsz kapni. Jól megpakolva biztos 300 mm^2 fölött leszel. Úgy 2,5 milliárd tranyóval nyugodtan lehet számolni ilyen szintű integrációval. Ebből a GPU rész teszi majd ki a többséget, így itt közel lehet helyezni a tranyókat, de a CPU-nál ez nem járja, maximum a cache esetében.
    Most lehet, hogy sokan abból indulnak ki, hogy az AMD VLIW4 milyen elképesztő hatásfokkal bánik a tranyókkal, de az AMD-nek a GCN-re kell állnia, ami már compute architektúra. Eric Demers mondta, hogy a tranzisztorszámhoz mért hatékonyság jobb lett, de ez csak kisarkítva igaz. A core rész esetében nyilván jobb lett a hatékonyság, de ami zabálja majd a tranyót az az ACE motor. Ez ugyan skálázható, de mérföldekkel fejlettebb logika, mint ami a mostani Radeonokban van, és ennek a tranyó az ára. Ugyanez van az NV-nél a Ferminél. A core architektúra legalább olyan hatékony, mint a VLIW4, de azért építenek ugyanabba a kategóriába jóval nagyobb chipeket, mint az AMD, mert a compute képességekhez igazított vezérlési logika sok tranyót eszik. Ez az AMD-t a GCN-nél szintén sújtja majd. Ezért tervezték az ACE motort modulárisra. Ezzel veszít a rendszer az általános hatásfokból, de nem kell a legkisebb chipben a tranyók felét vezérlésre költeni, ahogy a Ferminél. Sőt az AMD a GCN-t úgy tervezte, hogy az ACE csak opcionális egység legyen, vagyis elhagyható. Persze nem ajánlott, mert ez drasztikusan rontja a chip compute hatékonyságát. Szóval van itt baj bőven, és ezért gondolom, hogy az architekturális integrálás 2014-ig nem kivitelezhető normális formában. Ha valaki megcsinálja hamarabb, akkor megemelem a kalapom a mérnökök előtt, de a buktatók mellett én ebben annyira nem bízom. Ami ténylegesen kivitelezhető, az az I/O koherencia biztosítása a GPU részére.

Új hozzászólás Aktív témák