A Zen 4 mélylélektana
A Zen 4 mag a Zen 3 közvetlen továbbfejlesztésének számít. Hatalmas innovációk helyett az AMD most pusztán azt vizsgálta, hogy hol vannak a Zen 3 szűk keresztmetszetei, amelyeken javítva érezhetően tudnák növelni a teljesítményt. Ez két okból volt lényeges döntés. Egyrészt nem akartak drámaian belenyúlni egy alapvetően jól működő rendszerbe pont egy új node-ra való áttéréskor, másrészt maximalizálni akarták az új gyártástechnológia kihasználását, és célzottan szerették volna megismerni, hogy miképpen lehet magas órajelen működő dizájnnal előállni. Utóbbit valóban egyszerűbb úgy elemezni, ha egy alapvetően ismert rendszert visznek tovább, és csak minimálisan nyúlnak hozzá.
[+]
A legnagyobb változás a front-end részt érte, amely a nyers funkcionalitást tekintve a Zen 3-at másolja, de javítottak a meglévő elágazásbecslő hatékonyságán, amit úgy értek el, hogy mostantól ciklusonként két elágazást is tud vizsgálni, illetve nőtt az L1 és L2 branch target buffer kapacitása, előbbi 50%-ot, így már 1536 bejegyzést tud tárolni. 4096-ról 6912 bejegyzésre nőtt még az op-cache kapacitása is, illetve utóbbi ciklusonként hat helyett már kilenc makrooperációt biztosít.
[+]
A Zen 4 mag a valós végrehajtás terén továbbra is egy integer és egy lebegőpontos blokkra oszlik. Az integer résznél megmaradt a négy darab, egyenként 24 bejegyzéses ütemező. Saját részegységet csak a négy darab ALU (aritmetikai-logikai egység) és a mellékül párosított egy-egy másik egység kapott, ami lehet AGU (címgeneráló egység) vagy BRU (Branch Unit). A Zen 4-ben összességében egy BRU-val kombinált ALU, egy-egy St-data ALU és AGU, két-két normál ALU és AGU, valamint egy dedikált BRU található, miközben az LSU (Load/Store Unit) három loadot, illetve kettő store-t képes elvégezni ciklusonként. Ez eddig gyakorlatilag a Zen 3 másolata, ugyanakkor a re-order buffer (ROB) és a fizikai regiszterek kapacitása 256-ról és 192-ről rendre 320 és 224 bejegyzésre nőtt, továbbá a load queue 72 helyett 88 operációt, míg L2 DTLB 2048 helyett 3072 bejegyzést tud tárolni.
[+]
A lebegőpontos részt sem érte túl nagy változás, ha a nyers hardvert nézzük. Maradt a két darab 256 bites FMAC vektormotor, amelyek egy-egy 256 bites FMA operációt vagy egységenként egy 256 bites ADD és egy 256 bites MUL operációt tudnak elvégezni, viszont a fizikai regiszterek kapacitása 160-ról 192 bejegyzésre változott. Utóbbi egy új képesség miatt szükséges, ugyanis a Zen 4 már támogatja az alábbi képen felsorolt AVX-512 kiterjesztéseket.
[+]
Az AMD szerint AVX-512 implementációjuk nagyon hely- és energiatakarékos. Többek között nem alkalmaznak semmilyen specifikus órajellimitet, ha ilyen utasításokkal néz szembe a processzor, akár a legnagyobb beállítható órajelen is lefuthatnak, ha a hőmérsékleti mutatók ezt engedik. Ezt a vállalat úgy éri el, hogy nem használ teljes szélességű 512 bites feldolgozókat, egyszerűen magukat az utasításokat bontja két darab 256 bites részre, amit az AVX-512 utasításkészlet megenged. Az AMD úgy gondolja, hogy ilyen formában érdemes beépíteni a rendszert, mert nem kell lényeges órajelhátránnyal szembesülni a nagyon széles vektormotor hiányában, miközben a VNNI és BFloat16 előnyei látványosak gépi tanulással kapcsolatos kódoknál.
[+]
A fenti változásokkal az AMD úgy számolja, hogy a Zen 3-hoz képest nagyjából 13%-ot javítottak az IPC-n, vagyis az egy órajelciklus alatt elvégzett műveletek számán. A konkrét változásokat a cég számos alkalmazásban kimérte, és 1-39% közötti tempónövekedés látható egységnyi órajelen, megegyező magszám mellett.
A Zen 4 a Zen 3-hoz viszonyítva pár új képességet is bevet. Többek között megjelenik az X2AVIC, illetve a TSC_AUX, amelyek a virtualizációt javítják, továbbá megjelenik az automatikus IBRS. Utóbbi az Indirect Branch Restricted Speculation mechanizmust teszi állandóan aktívvá, vagyis a Zen 4 magon már nem kell a szoftvernek gondoskodnia a kapcsolódó paraméter szükség esetén történő módosításáról.
A cikk még nem ért véget, kérlek, lapozz!
