Az előző év nyarán írtunk arról, hogy 4 nm-es gyártási eljárást is tervez a TSMC. Erről már akkor lehetett tudni, hogy 5 nm-es gyártástechnológia úgynevezett half-node-ja lesz, vagyis az 5 nm-re tervezett lapkák egyszerűen átvihetők rá. Most a tajvani bérgyártó bejelentette, hogy készítenek egy második generációs, N4P jelzésű 4 nm-es eljárást is, amely egyfajta utolsó lépcsőfok lesz a partnerek számára, ha nem szeretnének 3 nm-re ugrani.
Nyilván a chipgyártás tekintetében sokféle igényről van szó, és bár a 3 nm-es eljárás értékes előnyöket kínál, de a kapcsolódó költségek is igen jelentősek, amit nem feltétlenül szeretne minden partner felvállalni, számukra kínál majd az új fejlesztés egy menekülőutat.
A TSMC az N4P nevű 4 nm-es node az 5 nm-es eljáráshoz viszonyítva 6%-kal jobb tranzisztorsűrűséget fog kínálni, akár 22%-kal jobb energiahatékonysági adatok és 11%-kal jobb teljesítmény mellett. Ezeken az adatokon érződik, hogy half-node-ról van szó, viszont egy 5 nm-re tervezett dizájnt könnyű átvinni rá, ami vonzó opcióvá teheti.
A TSMC szerint az első lapkák prototípusai a következő esztendő második felében készülhetnek el az N4P node-on, a tömeggyártás pedig leghamarabb egy év múlva esedékes.
