2 nm-en ugrik GAAFET-re a TSMC

Ennek a gyártástechnológiának a fejlesztése a tervekhez képest jobb ütemben halad, de így is leghamarabb 2024-ben készülhet el.

Hirdetés

A TSMC az előző hónapban részletezte a jövőre vonatkozó terveit, de csak a 3 nm-es node-ig bezárólag, ráadásul ez a gyártástechnológia is marad a FinFET tranzisztorstruktúránál, bár erről régóta lehet tudni. Sokáig azonban erre nem építhetnek, ugyanis skálázhatóság megőrzése miatt mindenképpen be kell vetni a Gate All Around FET (GAAFET), azaz nanohuzalos technológiát, és a DigiTimes információi szerint erre a 2 nm-es eljáráson sort is kerít a cég.

A készülő gyártástechnológia fejlesztése a tervekhez képest jobb ütemben halad, ugyanakkor lényeges váltásról van szó, így 2024-nél korábban nincs igazán esély a bevetésére.

A TSMC a manapság alkalmazott stratégiájától eltérően a 3 nm-re nem tervez úgynevezett half-node-ot, mivel a FinFET ilyen csíkszélességen már tényleg a határait feszegeti, vagyis az átállás eleve nehézkes lesz rá. Emellett a legtöbb megrendelő ezen a szinten már sokkal inkább a jobban kezelhető GAAFET-et célozná.

  • Kapcsolódó cégek:
  • TSMC

Azóta történt

Előzmények

Hirdetés