Hirdetés

Furcsa módon gyúrja ki a Tiger Lake IGP-jét az Intel

A legtöbben a multiprocesszorok átdolgozására számíthattak az új architektúra kapcsán, ehhez képest viszont a parancsmotorok változnak meg jelentősen.

Az Intel egy évvel korábban körvonalazta általánosabban a Tiger Lake kódnevű lapkát, amely 10 nm-es node-on fog készülni, és nagyjából ősszel várható a notebookokban való feltűnése. Az új processzoron belül Willow Core magok lesznek, amelyek az Ice Lake által használt Sunny Cove továbbfejlesztései,és ezzel együtt méretesebb gyorsítótárak is érkeznek. Nagyobb váltás viszont, hogy bevetésre kerül az Xe jelölésű, új generációs IGP is, valamint a legújabb multimédiás és kijelzőtechnológiák sem maradnak ki. Utóbbi kettő kapcsán például megoldott lesz az AV1-es formátum fixfunkciós hardverrel való dekódolása, illetve akár négy kijelzőt is meg tud majd hajtani a fejlesztés, de a 8K-s 60 Hz-es képtovábbítás sem ütközhet akadályba.

Hirdetés

A fentiek ugyanakkor mondhatni ismert, vagy inkább várt előrelépéseknek számítanak, viszont az IGP tekintetében a legtöbben a multiprocesszorok átdolgozására tippelhettek, hiszen az Intel a korábbi generációs dizájnok kapcsán rendkívül tranzisztorpazarló rendszert alkalmazott. Gyakorlatilag úgy van felépítve egy multiprocesszoruk, hogy mindig képes legyen maximális mennyiségű konkurens wave-et futtatni, mert annyira sok regiszter van benne, hogy biztosan elfér majd minden adat a statikus regiszterallokáció során. Ennek nagy előnye, hogy az úgynevezett regiszternyomás problémája kvázi nem létezik, de borzasztó nagy hátránya, hogy annyira sok tranzisztor elmegy a regiszterekre, hogy más területen kell elképesztő spórolásba kezdeni. Ilyen volt például a Gen9-es dizájnnál az LDS, vagyis a helyi adatmegosztás hardveres alapjainak a megtervezése, ugyanis az Intel egyszerűen az IGP L3 gyorsítótárából csípett le egy statikus, másra nem felhasználható tárterületet erre a feladatra, ami ugyan megfelel a szabványban előírtaknak, de borzalmasan lassúvá tette magát az adatmegosztást. Az Ice Lake kódnevű lapkában található Gen11-es architektúra esetében az LDS már az úgynevezett subslice része, aminek hála csak nyolc úgynevezett EU (execution unit) osztozik egy ilyen részegységen, és ez érezhetően gyorsabbá tette a feldolgozást, de behozta azt a problémát, hogy mostantól az LDS-re is nagyon sok tranzisztort kell költeni, hiszen nem elég egyetlen egy ilyen tár az IGP-n belülre, hanem nyolc feldolgozóegységenként kell egy.

A fenti, rendkívül tranzisztorpazarló működésnek ráadásul már csak ott van előnye, ha egy alkalmazás például geometry shadert futtat. Ez előfordulhat ugyan, de annyira kevés ilyen futószalag van a mai programokban, hogy itt hiába tud rendkívül gyors lenni az Intel IGP-je, minden más futószalagon görgetik azt a hátrányt, amit a sok, tulajdonképpen egy specifikus probléma megoldására feleslegesen elhasznált tranzisztorból szednek össze. Emiatt is volt az az általános várakozás, hogy a regiszterek tekintetében végre meg lesz regulázva a rendszer, elvégre teljesen felesleges a mai programokra ennyire túltervezni a hardvert, ha ennek az előnyeit a képszámítás teljes idejének csak a töredékében lehet kihasználni. Sokkal célszerűbb egy hatékony regiszterstruktúrát kialakítani, ahol ugyan megjelenik a regiszternyomás problémája, viszont ez egyrészt nagyon is jól kezelhető, másrészt egy jobban átgondolt dizájn ugyanakkora lapkaterületre akár háromszor nagyobb számítási teljesítmény beépítését tehetné lehetővé.

Egyelőre úgy néz ki, hogy a multiprocesszorok szintjén a nagy reform elmarad, viszont jelentősen fejlődnek majd a parancsmotorok. Ez is egy tipikusan gyenge pontja volt az Intel elterjedt IGP-inek, de a Gen11-es dizájn azért elég szép előrelépésnek sikerült ebből a szempontból. A Gen12-es, Xe jelölésű architektúra azonban erre is rátesz egy lapáttal, ráadásul nem is akármilyennel.

A parancsmotorok tekintetében lényeges megemlíteni, hogy manapság azért van némi különbség aközött, amire az egyes hardverek képesek, és amit az egyes API-k egyáltalán megkövetelnek. Főleg az AMD-re jellemző, hogy nagyon túltervezett parancsmotorokkal dolgozik, de csakis azért, mert erősen célozzák a GPU-s virtualizációra vonatkozó területeket, és ott azért nagy előnye van annak, ha egy GPU hardveresen vezérelt, SR-IOV menedzsmenten keresztüli védett fizikai felosztású virtualizációt biztosít a ma még sok helyen alkalmazott, de amúgy eléggé elavult időosztásos megoldásokkal szemben. Erre vezették be a Polaris architektúránál a HWS (Hardware Scheduler) nevű egységet, amely két ACE-t képes speciálisan kezelni, így támogathatóvá válik például a QoS (Quality of Service). Ennek nagy jelentősége van akkor, ha egy GPU-n két alkalmazást szeretne futtatni a felhasználó. Ez megfelelő ütemezés nélkül nem fog menni, mert az alkalmazások elkezdenek vadul küzdeni az erőforrásokért, vagyis az adott GPU teljesítménye például két azonosan terhelő program mellett nem a felére, hanem a töredékére esik. Megfelelően biztosított QoS mellett azonban a GPU több konkurens kontextus mellett is elkezd hasonlóan működni, ahogy egy CPU, vagyis két alkalmazás szépen elfut egymás mellett ugyanazon a grafikus vezérlőn, anélkül persze, hogy összeomlana a hardver teljesítménye.

Nyilván a fentieknek megvan a piaca, de azért az AMD sem nagyon reklámozza ezt a képességet az IGP-inél. Ugyan a szükséges részegység jó ideje be van építve az APU-kba (a legelső ilyen fejlesztés a Carrizo kódnevű lapka volt), de ennek csak az az oka, hogy a chiptervezés szintjén nagyobb költség lenne megszabadulni tőle, mint egyszerűen csak felhasználni. Érdekes azonban azt látni, hogy az Intel pontosan ebbe az irányba megy a Tiger Lake IGP-jénél, így ez a rendszer is nagyon hatékonyan fog majd több konkurens kontextusból származó feladatokat futtatni egymás mellett. Azt nehéz megérteni, hogy miért, ugyanis az Intelnél nincs meg az a magyarázat, ami az AMD-nél, hogy ez gyakorlatilag a felsőházba szánt GPU-któl kényszerűen megörökölt képesség. Ilyen termékekkel a Santa Clara-i óriáscég nem rendelkezik, és a készülő dedikált GPU-juk is inkább a belépőszintet célozza.

A magyarázatok között az lehet a legelfogadhatóbb, hogy az Intel a grafikus vezérlőre nem igazán grafikai szempontból tekint, hanem olyan gyorsítót látnak benne, amely számos feladatot át tud venni a processzormagoktól. Ha olyan általános programok érkeznek a jövőben, amelyek egymás mellett futnak majd az IGP-n, akkor bizony nagyon hasznos tud lenni a QoS, ugyanis ez konkrétan a különbséget jelenti majd a szépen reagáló, illetve a használhatatlanságig lassuló rendszer között, ahol már az egérmozgás is csak akadozva valósul meg. Ilyen szempontból tényleg nagyon érdekes lesz a Tiger Lake, hiszen ez lesz az Intel első olyan lapkája, amely tényleg nagyon épít az IGP általános gyorsítóként való használatára.

Hirdetés

  • Kapcsolódó cégek:
  • Intel

Azóta történt

Előzmények

Hirdetés