Az idei Hot Chips rendezvényen a Micron is a tiszteletét tette, és elsőként körvonalazták a készülő DDR5 memóriaszabványt, amely várhatóan 2019-ben lesz elérhető. Ennek köszönhetően a termékminták 2018-ra futhatnak be, de azért ki volt emelve, hogy ezek nem kőbe vésett dátumok, így a csúszás lehetősége fennáll.
[+]
A DDR5 lényegében felfogható a DDR4 továbbfejlesztésének. Ezen belül is fő változás lesz, hogy 1,2 V-ról 1,1 V-ra csökken az üzemfeszültség, illetve a 8n prefetch puffert 16n prefetch váltja, vagyis órajelenként 16 bit vándorol át a memóriacellákból az IO-pufferbe. A Micron szerint 8-32 gigabites lapkák épülnek majd DDR5-re, és a teljesítmény I/O összekötésenként 3,2 Gbps-tól 6,4 Gbps-ig skálázódik, tehát az effektív órajel 3,2 és 6,4 GHz közötti lehet. Ezzel a tempó ott veszi fel a fonalat, ahol a mai gyárilag tuningolt DDR4-es memóriák többsége lerakja. Persze ezek az adatok is előzetesek, így a megjelenésik változhatnak.
A Micron azonban a DDR5 mellett most inkább az új irányokra fókuszált, így a HBM fő riválisát mutatták be részletesen, amely a HMC névre hallgat. A vállalat a Hybrid Memory Cube technológiát még 2011-ben mutatta be, és azóta is fejlesztés alatt áll, és ez látszik is, hiszen már van második generációs verziója is. Valóban kapható implementáció még nem létezik, ugyanis a legújabb Xeon Phi is egy speciális HMC memóriát használ, mivel a Micron saját megoldása nem volt igazán működőképes az Intel gyorsítóján. Ennek ellenére a vállalat továbbra is kihangsúlyozza, hogy a konstrukciójuk jobb, mint a HBM. Ezt főleg az atomi szintű operációk mellett elérhető teljesítményre alapozzák, amiben egyébként teljesen igaza van a cégnek, és ebben a tekintetben a HBM tényleg nem olyan jó, mint a HMC.
HMC, azaz Hybrid Memory Cube [+]
Mindemellett a HMC leginkább a szerverek területén lehet alternatíva, mivel az implementálása komplex és költséges. Természetesen ezzel a Micron is tisztában van, így ezzel a rendszerrel a szerverpiacot célozzák.
