Az Architecture Day 2021 nemcsak az asztali és a mobil termékekről szólt, hanem a szerverpiac is megkapta a maga részét. Itt is főleg a jövőre érkező termékek voltak fókuszban, így leginkább a Sapphire Rapids és a Ponte Vecchio kódnevű fejlesztések kerültek górcső alá.
A vállalat gőzerővel dolgozik a langyosra sikerült Ice Lake-SP utódján, amely a Sapphire Rapids kódnevet viseli, és az új Eagle Stream platformon belül mutathatja meg képességeit, méghozzá a szintén új LGA4677-es foglalatban. Sok változás várható, hiszen az Intel bevezeti majd a DDR5-öt, a PCI Express 5.0-t, illetve a CXL 1.1-et, továbbá a Crow Pass kódnevű Optane modulok támogatása is megoldott lesz.
[+]
A fejlesztésen MCM kialakítást használ az Intel, így egy kisebb lapkát terveznek, amelyből maximum négyet raknak a tokozásra. A valóságban persze két darab, fizikailag eltérő chip lesz, de csak az optimális összeköttetés miatt, mivel ezek egymás tükörképeinek számítanak, amely igazából csak a gyártás szempontjából jelent marginális extra nehézségeket. Az egész koncepció elvi szinten hasonlít ahhoz, amilyen dizájnt a Cascade Lake-AP, vagy az első generációs AMD EPYC alkalmazott. Maguk a lapkák EMIB technológiával lesznek összekötve a tokozáson, és bizonyos modelleken még HBM memóriát is bevet az Intel, lapkánként egy-egy stacket. A HBM memóriát két módban lehet használni, így a rendszermemória gyorsítótáraként is üzemelhet, de szimplán ki is egészítheti azt. Elméletben lehetséges, hogy a HBM mellé ne kelljen rakni DDR5-ös rendszermemóriát, de ez a korlátozott kapacitás miatt ritkán jelenthet reálisan járható utat.
[+]
Az Intel egyelőre nem erősítette meg, hogy egy Intel 7-nek nevezett 10 nm-es node-on készülő Sapphire Rapids lapka konkrétan mennyi Golden Cove magot tartalmaz, de nagyon sok helyről hallani, hogy 14 darabot. Ez azt jelenti, hogy egy négylapkás modell maximum 56 maggal dolgozhat. A DDR5-ös memóriacsatornák száma lapkánként kettő, összesen pedig nyolc. Fontos kiemelni, hogy a szerverszinten alkalmazott Golden Cove magok nem egyeznek meg az asztali verzióval, a legnagyobb különbség az AMX (Advanced Matrix Extension) utasításkészlet lesz, amely ugyan csak 12 új utasítást jelent (hét AMX-TILE, négy AMX-INT8 és egy AMX-BF16), de a lényeg itt az, hogy a processzormagokon belül legyen egy olyan specifikus gyorsító, amely kifejezetten hatékony a mátrixszorzás során, mivel a gépi tanulás tréning szakaszának kiszolgálása a Sapphire Rapids kiemelt célterületének számít. Az utolsó szintű gyorsítótárról az Intel csak annyit mondott, hogy 100 MB-nál nagyobb összkapacitás várható.
[+]
A Sapphire Rapids gyorsítókat is bevet a siker érdekében. Az egyik ilyen egység a DSA, vagyis a Data Streaming Accelerator, amely a lapkákban, és igen lényeges fejlesztésnek számít, amely leginkább a hiperskálázható adatközpontok piacán lehet hasznos, ugyanis nagy teljesítményű adatmásolást tesz lehetővé a rendszer egyes, memóriával rendelkező részei között. A QAT, vagyis a Quick Assist Technology a másik extra, amely kriptográfiai és adatkódolási feladatokat tud gyorsítani. Az Intel szerint előbbieket 400, utóbbiakat pedig 160 gigabit/s-os teljesítménnyel. Mindkét gyorsító a magok tehermentesítését szolgálja.
Az Intel a skálázóhatóságot az UPI 2.0-s linkekre bízza, nyilván a piac 99%-át érdeklő egy- és kétutas konfigurációk megoldása nem nehéz, de a Sapphire Rapids processzorra négy- és nyolcutas rendszerek is építhetők, az ezekhez szükséges mennyiségű linkek benne vannak a lapkában.
A Sapphire Rapids láthatóan egy komoly fejlesztés, és jó ideje először érezhető az, hogy nem az esélytelenek teljes nyugalmával jelenik meg egy új Intel platform a szerverpiacra, hanem van esély arra, hogy némi verseny is kialakul. Már csak azért is, mert az AMD Genoa platformja valamivel később fog befutni.
A másik készülő és fontos fejlesztése a cégnek a Ponte Vecchio, amely talán a legkomplexebb dizájn lesz, amit az Intel valaha tervezett. A rendszer teljes kiépítésben 11 darab EMIB-et használ, míg a 2 darab base, illetve a 8 darab Rambo Cache tile a vállalat Intel 7 nevű 10 nm-es eljárásán készül. A base tile kiterjedése 640 mm2, és erre kerül a 144 MB-os összkapacitást biztosító L2 gyorsítótár.
A két I/O tile-t, illetve a nyolc HBM2 memóriát már gyártópartnerek állítja elő, ahogy részben a hardver lelkét adó, 16 darab compute tile-t is, utóbbihoz a TSMC 5 nm-es eljárását használják.
[+]
A compute tile-ok alapját az Xe-HPC architektúra adja, amelynek a legfontosabb építőköve az Xe-Core, ami felfogható a multiprocesszornak. Ebben 8 darab 512 bites vektormotor található, amelyek mellé került még 8 darab 4096 bites mátrixmotor, ami a mátrixszorzásra vonatkozó feladatokat gyorsíthatja. Ezek 512 kB-os helyi adatmegosztást biztosító SLM (shared local memory) gyorsítótáron osztoznak, és mellettük még dolgozik egy RTU, azaz Ray Tracing Unit. Egy ilyen Xe-Core-ból nyolc kerül egy compute tile-ba, és négy compute tile van logikailag egy hardveres kontextust biztosító slice-ba csoportosítva, miközben két slice fog a 144 MB-os L2 összkapacitású gyorsítótáron osztozni. Egy ilyen a kiépítést nevez az Intel stacknek, amelynek része egy médiamotor, illetve négy darab HBM2E-s memóriavezérlő.
[+]
A Ponte Vecchio legnagyobb kiépítésű modellje két stacket alkalmaz, amely összességében 128 Xe-Core-t kínál 8192 bites memóriabusszal, illetve 16 darab úgynevezett Xe-Linkkel. Utóbbiak felelnek azért, hogy a két stackes Ponte Vecchio dizájnból nyolc összekapcsolható legyen, méghozzá csillag topológiában.
[+]
Az Intel szerint a fejlesztés A0-s verziója 45 TFLOPS-nál is nagyobb teljesítményre képes FP32-es operációk során, a memória-sávszélessége pedig meghaladja az 5 TB/s-ot.
[+]
Ennek a fejlesztésnek a megjelenése még távolabb van, ami leginkább a bonyolultságára vezethető vissza, hiszen rengeteg eltérő gyártási eljáráson készülő lapka lesz különféle technológiákkal egymásra tokozva.
