Még a múlt év tavaszán írtunk arról, hogy a Intel bejelentette a CXL (Compute eXpress Link) névre keresztelt interfészt, amely memóriakoherens összeköttetést kínál az egyes részegységek között. A rendszer azóta viszonylag sok lépést tett előre, többek között felépült mögé egy konzorcium, amely átvette a fejlesztést is. Utóbbi kulcsfontosságú egy szabvány terjedésé szempontjából, és a CXL jó úton halad, hiszen már 14 cég része az igazgatótanácsnak, köztük olyan chiptervezőkkel, mint az Intel, az AMD, az IBM, az ARM és a Xilinx.
Az 1.0-s és az 1.1-es specifikáció óta komoly munkát is végzett a konzorcium, aminek az eredménye a most bejelentette 2.0-s specifikáció. A CXL továbbra is három fő protokollt alkalmaz. A CXL.IO az alapspecifikáció, ami kompatibilis a PCI Express 5.0-val, és erre építhető magának a CXL-nek a használata, míg a CXL.cache és a CXL.memory rendre a gyorsítótár- és memóriakoherenciát biztosíthatják. A 2.0-s verzió azonban ezeket kiegészíti a switchinggel.
A switching egyszerűen hozzáadja a CXL szabványhoz a PCI Express switchek kezelését. Itt persze nem csak az egyszerű megoldásokra kell gondolni, amely elosztja a sávokat, hanem a komplexebb hardverekre is. Ezek már arra is képesek, hogy detektálják az egyes eszközök kiesését, és ezzel lezárják a feléjük vezető sávokat, ráadásul ma már a switchek összeköttetése is megoldható, sőt, akár több host is kiszolgálhat például egy gyorsítót, vagyis egy céleszközt.
[+]
A lehetőségek kombinálásával ma már több switch alkalmazásával számos host és céleszköz lehet összekötve, és ehhez kínál a CXL egy szabványosított menedzsmentet, amelynek részeként egy eszköz specifikusan dolgozhat egy hosttal, vagy maximum akár 16-tal. Mindezért a CXL Switching Fabric API felel, ami támogat QoS-t (Quality of Service) is.
Ezzel az újítással a korábbinál komplexebb CXL topológiák hozhatók létre, amelyek ugyan továbbra is egy réteg erejéig skálázhatók, de ez valahol előny is, mert így a késleltetés reális határok között marad. Itt valószínűleg nem cél a CCIX nyomába eredni, amellyel aztán tényleg nagyon extrém, többrétegű topológiák is kreálhatók, mivel annak jelentős hátránya is lehet az összekapcsolt eszközök közötti késleltetésre.
[+]
A CXL 2.0 további extrája még a perzisztens memóriák (PMEM) kezelése, illetve némi biztonsági funkció. Ezek nagyrészt a PCI Express 5.0-ből jönnek, tehát nem kifejezetten a CXL sajátjai, viszont a koherenciát a memóriára már nyilván a szabvány szintjén kell biztosítani.
A CXL 2.0 specifikációihoz már hozzáférhetnek a konzorcium tagjai, így felgyorsulhatnak a konkrét implementációkra vonatkozó fejlesztések. Várhatóan 2022-ben, legkésőbb 2023-ban lesznek kompatibilis hardverek is a szerverpiac tekintetében.
