A Toshiba és a Western Digital már javában dolgozik a korábbi 96 cellarétegű 3D NAND flash fejlesztésük utódján, amely a terveik szerint 128 cellaréteget használna. Ehhez új háromdimenziós struktúra kell, aminek az alapját az ötödik generációs BiCS adja majd. A BiCS5 további előnye, hogy négy blokkcsoportot használ a korábbi kettővel szemben, így az írási műveletek teljesítménye elméletben megduplázódik. Ez számszerűen 132 MB/s-ot jelent egységenként, szemben a korábbi 66 MB/s-mal. Mindezek mellett bevetésre kerül a CuA (CMOS under Array), vagyis a CMOS logika nem a cellák mellé, hanem alá kerül. Erre az egyes gyártók más-más néven utalnak, de a lényeg minden esetben ugyanaz: kisebb lapkaméretet eredményez a módszer.

(forrás: Blocks & Files)

Az aktuális útiterv szerint a vegyesvállalat TLC-s, azaz cellánként három bitet tároló megoldásban gondolkodik, ami azzal magyarázható, hogy a QLC-s, vagyis a cellánként négy bitet tároló opciók a kihozatal szempontjából még eléggé gyengén muzsikálnak, így pedig nem igazán lehet élni költségcsökkentésre vonatkozó előnyükkel, azaz a TLC-s irány egyelőre biztonságosabb.

A tárkapacitás tekintetében 512 gigabiten kezd a lapka, és érdekesség, hogy 4 kB-os lapokat használ, szemben az iparági szinten jellemző 16 kB-tal.

A Western Digital és a Toshiba új fejlesztése azért még messze van. Leghamarabb a következő év végén történhet meg a start, de a tömeggyártás inkább 2021-re tehető.