A JEDEC bejelentette, hogy a HBM4 után közel van az SPHBM4 szabvány véglegesítése, amely alternatív implementációt tesz lehetővé a partnerek számára. Mint ismeretes az előző generációs HBM memóriákhoz viszonyítva változásnak számít, hogy a HBM4 memóriastack alaplapkáját nem a memóriagyártók biztosítják, mivel a rendszer komplexitása szükségessé teszi, hogy a tokozási folyamat részeként maguk a memóriák szilíciumalapú lapkára kerülnek. Ez ugyanakkor nem minden esetben hasznos, mivel túl bonyolulttá teheti az implementációt, és emiatt készül az SPHBM4 szabvány, amelynél a memóriagyártó már szállíthat olyan alaplapkát, ami szabványos, organikus interposerre is tokozható.
Hirdetés
Rögtön felmerülhet a kérdés, hogy miképpen fogják a HBM4 interfész 2048 adatjelét megoldani, ha ehhez normál esetben szilíciumalapú lapka szükséges? A válasz az, hogy klasszikus értelemben sehogy, ugyanis az SPHBM4 szabvány 512 adatjelet fog használni 4:1 arányú soros jeltovábbítással, fizikailag kevesebb tűvel, miközben az effektív memória-órajel nagyobb lesz, hogy a különbséget kompenzálja.
Ilyen formában egy SPHBM4 memóriastack nem 2048, hanem 512 bit széles busszal rendelkezik, de a 4:1 arányú soros jeltovábbítás miatt ez a különbség az effektív órajel szintjén kezelve lesz. Ennek a módszernek az előnye az olcsóbb komponensek alkalmazásának lehetősége, vagyis csökken az implementációs költség, de ennek ára van, ugyanis a magasabb effektív órajel miatt nehezebb a jelintegritással bánni, jobban kell megoldani az árnyékolást, illetve meg kell küzdeni a számottevően magasabb fogyasztással.
Bár két eltérő implementációról van szó, valójában mindkettő ugyanazokat a memórialapkákat támogatja, és ez a memóriagyártók számára kedvező a gyártás miatt. Viszont látható, hogy a HBM4-nek és az SPHBM4-nek máshol vannak az előnyei és a hátrányai, így amíg az előbbi az extrém nagy teljesítményű és komplex gyorsítókat célozza, addig az utóbbi inkább a kevésbé bonyolult megoldásokhoz optimális.
