Az Intel több problémával is szembesült idén, de a legfurcsább helyzet a PCI Express 4.0-s interfész körül kezd kialakulni. A vállalat a teljes váltást 2020-ra tervezte, és tulajdonképpen a saját fejlesztésű eszközeik terv szerint meg is érkeztek. Ma már vannak PCI Express 4.0-s FPGA-ik, nagy teljesítményű hálózati vezérlőik, továbbá NAND flash adattárolóik, egyetlen dolog hiányzik alóluk: a platform, amiben egyáltalán működhetnének. Ennek a szerepét az Ice Lake-SP látná el, de ez idén csak korlátozottan lesz elérhető. Persze az óriáscég a legutóbbi pénzügyi beszámoló során hangsúlyozta az idei startot, azt már nem mondták ki, hogy ez nagy mennyiséget jelent. Ennek jó oka volt, az OEM-ek a rendszereiket jövő tavaszra tervezik, ekkor lesz elérhető kellő számú processzor, addig pedig a kiemelt partnerek kapják a termékeket.
A probléma itt adja magát, ugyanis az Intel egyes részlegei hiába tervezték meg a PCI Express 4.0-s kiegészítőket, ezek az Ice Lake-SP nagyobb mennyiségű startjára várnak, vagyis az Intel más területen is hátrányba kerülhet a konkurensekkel szemben. Ezt kezelendő, a vállalat a tervezettnél hamarabb validálja az EPYC 7002-es sorozathoz az érintett fejlesztéseket, ugyanis jelenleg az AMD biztosítja az utat ezek eladásához. Bár az Intel számára ez kellemetlen helyzet, de még kellemetlenebb lenne továbbra is várni az Ice Lake-SP-re, miközben a PCI Express 4.0-ra váltó megrendelők nem csak a platform, hanem a kiegészítők oldalán is alternatívákat keresnének. Eközben az Intel új generációs interfészt használó, szerverpiacra szánt részegységei tulajdonképpen versenyképesek, tehát van rájuk igény, még akkor is, ha teljes értékűként megoldásként jelenleg csak AMD EPYC 7002-es sorozatú CPU mellett működhetnek.
A fenti probléma alapján az Intel a PCI Express 5.0-ra kiemelten koncentrálhat, ugyanis az már a Sapphire Rapids kódnevű fejlesztésnek is a része lesz, vagyis a 4.0-s interfésszel ellentétben nem adnak egy évnél is nagyobb előnyt az AMD-nek, hogy építse a saját ökoszisztémáját. Ezt valószínűleg már az aktuális PCI Express szabványnál sem szerették volna megtenni, de a 10 nm-es fejlesztések folyamatosan csúsztak, így alakítva ki a fenti, kellemetlen helyzetet.
