Az AMD bejelentette, hogy a következő generációs, Venice kódnevű EPYC processzor CPU chipletje a TSMC 2 nm-es node-ját fogja használni. Ráadásul a szóban forgó lapka tervei is véglegesítésre kerültek, így megkezdődött a tömeggyártás előkészítése, amire majd a következő évben fog sor kerülni.
Az AMD és a TSMC szerint a Venice kódnevű projekt az első olyan HPC dizájn, amely túl van a tape-outon a tajvaniak 2 nm-es, GAAFET tranzisztorstruktúrát használó node-ján. A fejlesztés a TSMC arizonai, Fab 21-es üzemében készül majd.
A fentiek mellett az AMD azt is bejelentette, hogy az 5. generációs EPYC sorozatot is validálta az arizonai gyáron belül, így ezek a jövőben az Egyesült Államokon belül készülhetnek.
