A napokban zajló International Solid-State Circuits Conference (ISSCC) keretében több előadás is foglalkozik az IBM készülőfélben lévő Power6 processzorával. Teljes összképet egyelőre nem alkothatunk az új CPU-ról, azonban máris fontos részletek láttak napvilágot.
Az x86-os mikroarchitektúra jelenlegi fejlődési vonalához viszonyítva talán kissé különösnek tűnhet, hogy a Nagy Kék a Power architektúra esetében az órajel további emelése mellett döntött – erre egyfelől a 65 nm-es csíkszélességű SOI (silicon on insulator) gyártástechnológia, másfelől pedig az órajelelosztási mechanizmus továbbfejlesztése ad módot. A Power6 órajelezésre használt vezetékeinél messzemenően sikerült kiküszöbölni a visszaverődésekből származó problémákat, valamint lehetőséget teremtettek a menet közbeni korrekcióra – mindez 5 GHz fölötti magsebességre teszi képessé a chipet.
Egy másik prezentációban a kis késleltetésű fix- és lebegőpontos aritmetikai egységeket mutatták be. A kétszeres pontosságú, azaz 64 biten ábrázolt számokkal dolgozó FPU-futószalag hét fokozatból áll, ám a legtöbb esetben csak hatot használ a számoláshoz, a hetediknek legtöbbször már csak tovább kell adnia az eredményt. Elsőszintű gyorsítótárként magonként egy nyolcutas, csoportasszociatív cache szolgál, amely négy 16 kilobájtos SRAM-tömbből, illetve két predikciós makróból áll, és egy időben két független olvasási vagy egy írási műveletet enged meg. A processzor két betáplálást igényel: a számolóegységek 0,9-1,2 voltos, míg az SRAM cache-ek ennél nagyjából 150 millivolttal nagyobb feszültségen üzemelnek.
