Új hozzászólás Aktív témák

• #4415 Raymond félisten fLeSs #4257

  Új Válasz 2008-02-02 12:17:07 #4415

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Raymond

  félisten

  válasz fLeSs #4257 üzenetére

  Megtalaltam: [link]

  "The PPE supports a conventional cache hierarchy with 32-KB first-level instruction and data caches and a 512-KB second-level cache. The second-level cache and the address-translation caches use replacement management tables to allow the software to direct entries with specific address ranges at a particular subset of the cache. This mechanism allows for locking data in the cache (when the size of the address range is equal to the size of the set) and can also be used to prevent overwriting data in the cache by directing data that is known to be used only once at a particular set."

  Ahogy mar irtam kulon post-ban, a ket core csak a VMX/FPU reszben (ide tartozik a Dot Product tamogatas is es a GPU-val valo kommunikacio is) kulonbozik, a tobbi resz egyforma. Meghat mivel a boxban a Xenos tolti be a NB szerepet kell kapcsolatnak lennie az L2-vel A CELL-ben minden komunikacio a ringbus-on tortenik.

  Privat velemeny - keretik nem megkovezni...

Új hozzászólás Aktív témák