Hirdetés
A dolog érdekessége, hogy a programból tavaly kivont Timna fejlesztőcsapata tervezi az új processzort. A remélt fogyasztáscsökkenést a legkülönbözőbb trükkökkel próbálják elérni, a SpeedStep technológiától kezdve a Gated clock transistors nevű megoldáson át (tranzisztorok órajelének szüneteltetése kis terhelés esetén) egészen a Timnából ismert integrált north bridge-ig, amely (Rambus helyett) DDR SDRAM-ot fog támogatni. A korábban emlegetett 512KB-os L2 cache helyett azonban valószínűleg egy kisebb méretű (és fogyasztású) gyorstárolót kap majd a processzor, amely várhatóan a P6 architektúra utolsó képviselője lesz.
