Befutottak az első adatok az AMD új generációs szerverplatformjaival kapcsolatban, melyek az előzetes szerint 2012-ben debütálnak. Az egy- és kétutas szerverekbe a Luxembourg kódnévre hallgató C2012-es platform lesz elérhető, míg a négyutas rendszerekhez a G2012-es Porto platform ajánlott, de ebből is építhetők egy- és kétutas szerverek. Az új rendszerek némileg leegyszerűsödnek, így az eddigi két lapka helyett mostantól, csak egy vezérlőhíd lesz jelen, ami az összes feladatot ellátja.
A következő évben a Luxembourg és a Porto platform debütálásával két új processzor érkezik. Az előbbi rendszerbe a maximum 10 magos Sepang, míg az utóbbiba maximum 20 magos Terramar CPU kerülhet. Az AMD a szokásos MCM tokozást viszi tovább a csúcstermékek esetében, vagyis a Sepang egy, míg a Terramar két darab egybetokozott chipet használ. Az új 32 nm-es SHP gyártástechnológiával készülő lapkák a Piledriver processzormodult használják, mely az érkező Bulldozer modul továbbfejlesztése, és többek között jobb energiamenedzsmentet, Turbo Core 3.0-t és valamivel nagyobb teljesítményt kínálnak.
[+]
A 2013-as év érdekesebb lesz. Ekkor érkezik ugyanis a 10 magos Macau és a 20 magos Dublin kódnevű lapka. Ezek a termékek már a GlobalFoundries 28 nm-es HPP eljárására építenek, ami abból a szempontból furcsa, hogy ez nem SOI technológia. A GlobalFoundries azonban nemrég tartott egy előadást az eljárásról, ahol taglalták, hogy a 28 nm-es HPP is képes a 3,1 GHz-es, vagy annál magasabb órajelre, így vélhetőleg ez nem lesz hátrány, főleg annak fényében, hogy 10 és 20 magos CPU-król van szó, így értékelhető fogyasztási mutatók mellett amúgy is nehézkes lenne 3 GHz fölé vinni az órajelet.
A 28 nm-es HPP gyártástechnológia alapvetően felvet egy érdekes teóriát is. Korábban az AMD említette, hogy heterogén módon programozható szerverprocesszorok fejlesztése a cél. A vállalat későbbre ígéri az architektúrális integrálást, ami első körben úgy nézhet majd ki, mint a Sony, az IBM és a Toshiba Cell néven ismert fejlesztése. A 28 nm-es gyártástechnológia ezen a ponton fontos szerepet kaphat, mivel az új generációs GPU-architektúra CU-ját nehézkes lehet SOI-ra átültetni, így a másik lehetőség a processzormagokat bulk struktúrához való igazítása, ami bizonyos, hogy egyszerűbb feladat.
A Macau processzor által használt chip öt darab processzormodulból áll, és akár egy CU beépítése is számottevően – akár a duplájára – növelheti a lebegőpontos számítási teljesítményt, hiszen egy ilyen egység négy darab 512 bites vektorfeldolgozót használ. Több CU beépítése mellett már sokkal komolyabb előrelépés várható. A GCN architektúra sajátossága, hogy a CU-k négyes csoportokban építhetők be, így kezdetben várhatóan ennyi CU kaphat helyet a termékben. Ez persze nem szentírás, az AMD átdolgozhatja a rendszert, hogy ne kelljen négyet beépíteni, ha esetlegesen nincs elég hely hozzá. Sokkal radikálisabb elképzelés is létezik, mely azt feltételezi, hogy a CU-k nem a processzormodulok mellé, hanem egészen konkrétan magukba a modulokba kerülnek integrálásra, kiváltva ezzel a jelenlegi lebegőpontos feldolgozót. Technikailag megvalósítható, de nem biztos, hogy kezdetben célszerű, hiszen a CU-k nem támogatják az SSE és az AVX utasításkészleteket. Ezek hiánya 2013-ban még komoly problémát jelenthet, és ezt az AMD is tudja.
