- Karácsonyfaként világíthat a Thermaltake új CPU-hűtője
- Az USA vizsgálja a RISC-V kínai terjedésének kockázatát
- Kicsit extrémre sikerült a Hyte belépője a készre szerelt vízhűtések világába
- Egészen nagy teljesítményspektrumon fedné le a mobil piacot az AMD
- Kihívás a középkategóriában: teszten a Radeon RX 7600 XT
Hirdetés
-
Dragon Ball: Sparking! Zero - Mester és tanítvány
gp Egyelőre még mindig nem kaptunk megjelenési dátumot a játékhoz.
-
Az USA vizsgálja a RISC-V kínai terjedésének kockázatát
ph A Kereskedelmi Minisztérium egyelőre csak felméri a helyzetet, egyelőre nem látni, hogy tudnak-e bármit is tenni.
-
Samsung Univerzum: Így ismerhető meg a Galaxy AI bármilyen telefonon
ma A Try Galaxy webalkalmazás kontrollált környezetben mutatja meg, mit tud a One UI 6.1-es rendszer és a mesterséges intelligencia.
Új hozzászólás Aktív témák
-
dezz
nagyúr
Sajnálatos. De nem értem, mi abban a hatalmas rizikó, ha néhány memóriamodulgyártó a sok közül a sokféle DDR3 alapú modul mellett kiad 1-1 GDDR5M alapú típust is, miközben mondjuk 2-3 alaplapgyártó kiad 1-1 típust GDDR5M slottal. Hogy legalább demózni lehessen, hogy ilyen lenne, ha... Ezzel adva némi lökést a keresletnek, ami megalapozza a gyártást. Aztán, ha valóban megemelkedne a chipek ára, leállítják. Nem lett volna olyasféle létszükséglet, mint a DDR3 alapú termékek, így nem tudta volna rákényszeríteni a piacra a Hynix a magas árakat.
Nézzük csak, kinek állt volna érdekében a dolog megvalósulása: AMD. És kinek nagyon nem: Intel...
Jut eszembe, mintha az AMD is gyártana memóriamodulokat.
-
dezz
nagyúr
válasz
#65675776
#35
üzenetére
Nem igazán mérvadó itt a Trinity esete, hiszen kisebb teljesítményű az IGP-je és a memóriavezérlője sem feltétlen tökéletes. Ezzel szemben pl. a DDR3 és GDDR5 rammal szerelt HD7750-esek között (Kaverihoz hasonlóan 512 ALU-s GCN) elég jelentős a teljesítménykülönbség. Így vélhetően bőven profitálhatna a GDDR5M-ből a Kaveri is. Nem véletlenül támogatja a GDDR5(M) szabványt a memóriavezérlője, csak ez nincs kihasználva.
RAMBUS RAM rég nem létezik. XDR2 RAM van (és egy sor különféle szabadalommal védett, valóban fejlett és aprólékosan kidolgozott technikai megoldás). Elvileg gyártják az XDR2 ramokat, azaz valahol csak felhasználják.
(#35): Jó, akkor nem gyárt, hanem gyártat: [link]
[ Szerkesztve ]
-
dezz
nagyúr
válasz
#65675776
#37
üzenetére
Kedden volt a Kaveri hivatalos piacra bocsátása [link], sőt néhol már előző héten beszerezhető volt. Ilyen irányú tesztet még nem láttam vele, de bizonyára hamarosan lesz majd.
"A memóriavezérlő elérését továbbra is a CPU-n keresztül bonyolítja a rendszer."
Nem tudom, mit értesz ezen, mindenesetre itt már hUMA memóriaarchitektúra van, egyenjogúan éri el a CPU és az IGP a ramot.
Az RDRAM-ot hívták annó Rambus RAM-nak is (RD = Direct Rambus, interface = Rambus), így kicsit félrevezető az XDR(2)-t is így nevezni, főleg ha megvan a saját neve (és persze nem is a RAMBUS gyártja [mint ahogy a másikat sem ők gyártották annó {ezért tudták összebeszélve magasan tartani az ilyen ramok árát maguk a memóriagyártók}, de annak benne volt a nevében a Rambus]). Úgy lehet helyes, hogy pl. "a Rambus féle XDR2".
[ Szerkesztve ]
-
dezz
nagyúr
válasz
#65675776
#42
üzenetére
"Hiába egyenjogúak, ha az IGP felé feleslegesen hosszan jut el az információ. Egy dVGA esetén a GPU gyakorlatilag közvetlenül kapcsolódik az IMC-hez, míg Kaverinél nem."
Mit értesz a hosszabb út alatt és mire alapozod ezt? Az egy dolog, hogy a CPU és az IGP mindenkori adatterületei között adatkoherencia van a cache-ek szempontjából, de ez hasonló eset, mint egy többmagos vagy több-CPU-s rendszernél, ahol mindenki magának olvassa-írja az adatot, csak az invalidáláshoz szükséges információk (leginkább címek) cserélnek gazdát az egyes CPU-khoz tartozó NB-k szintjén pl. a több-CPU-s rendszerekben, miközben a többmagosnál és esetünkben is (ahol az alapegység a CU, mint Compute Unit, ami lehet egy CPU modul vagy egy GCN CU, melyek egyenrangúak egymással memóriaelérés szempontjából) a közös NB "intézi" ezeket.
(Egyébként valószínűleg van lehetőség adatkoherencia nélküli elérésre IGP oldalán, mint a PS4 és az Xbox One APU-inak esetén.)
"Ráadásul Kaverinél mindig is ottt lesz az egyenjogú konkurens CPU, ami bármikor elvehet tőle sávszélt, vagy megszakítást. A megosztott címtér meg ezen nem sokat segít."
Az CPU átlag memóriasávszél igénye töredéke az IGP-ének.
(#44) daa-raa: Itt a sajtóanyag talán még relevánsabb is, mint ez az 1 játékon alapuló mérés. (Azon sem csodálkoznék, ha 1x futtatásról lenne szó, nem pedig több futtatás átlagáról.)
GDDR5(M) módban 4-csatornás (4x32 bit) üzemben működik a Kaveri memóriavezérlője (DDR3 módban 2x64). [link]
[ Szerkesztve ]
-
dezz
nagyúr
válasz
#65675776
#47
üzenetére
Valóban kisebb cache-ek vannak a GPU-ban, de vannak. Az AMD APU-iban nem a CPU rész cache-ein keresztül éri el a memóriát és közös L4 cache sincs.
A CPU-s műveletek többsége a cache-ből és -be dolgozik, relatíve ritkán fér a memóriához (különben nagyon erősen belassulna).
A GPU működési mechanizmusának kialakítása eleve a memóriahozzáférési késleltetés elfedését segíti. Nem különösebben érzi meg, ha néha pár ns-t várnia kell, amíg CPU is hozzáfér a memóriához. AMD APU-knál ez nem okozott még gondot. (Ne keverjük ide az Intel Sandy Bridge esetét, ahol a meggondolatlan tervezés miatt folyamatosan "összeakadt" a CPU és az IGP a közös L4 hozzáférés miatt, ami ennél jóval hosszabb idejű várakozási ciklusokat és ezzel könnyen észrevehető akadozást okott. [Később driverből le is tiltották az IGP hozzáférését.])
Persze, meg kell várni egy rendes tesztet. Ez egyelőre csak indikatív.
A GDDR5(M) chipek 32-bites buszszélessége nem indokolná a 4 memóriacsatornát, hiszen egy 64-bites csatorna is kialakítható 2db chippel, mint ahogy egy DDR3 esetén 4-8-16db chippel. Korábbi dokumentumokból az derült ki (legalábbis a számomra), hogy 4db független csatornaként is tudnak funkcionálni. (Egyébként itt már DDR3 módban sincs külön ganged és unganged mód, mármint nem user selectable, bár nem tudom, melyik módban működik.)
[ Szerkesztve ]
-
dezz
nagyúr
válasz
#65675776
#49
üzenetére
Persze, de általában az adatok nagyobb részét, amivel a CPU éppen dolgozik, maga a CPU generálja időleges részeredményekként, melyek csak a cache-ben "élnek".
Nem egészen, az adatbusz bitjei szét vannak osztva a chipek között, pl. egy 8-chipes modul chipjei egyenként 8-bitesek. [link]
[ Szerkesztve ]
Új hozzászólás Aktív témák
ph A Hynix azonban a termékeket továbbra is kínálja, így igény esetén bevethetők.
