Az Intel még a 2023-as évben jelentette be az úgynevezett PowerVia eljárást, amely a Backside Power Delivery Network, röviden BS-PDN marketingnevének számít. Eredetileg ez az Intel 20A node-on érkezett volna, de azt törölte a cég, így végül az Intel 18A eljáráson mutatkozott be. A Santa Clara-i vállalat annyira hisz ebben, hogy minden egyes gyártási eljárásához használni fogja, vagyis vissza se térnek egy-egy gyártástechnológián a chipek hagyományos tápellátásához.
De miért olyan fontos ez? Az elvi hátteret tekintve a BS-PDN koncepciója az, hogy az adott lapka tápvezetékei ne azon az oldalon fussanak, ahol a jelvezetékek is. A hagyományos megközelítést tekintve a táp- és jelvezetékek a lapka felülső részébe vannak beépítve, ami önmagában nem rossz, de azzal, hogy az áramkörök egyre sűrűbben helyezhetők el, egyre nehezebbé válik a vezetékezés megtervezése is, főleg úgy, hogy az ne menjen a hatékonyság rovására. A BS-PDN tehát a tápvezetékeket áthelyezi a lapka alulsó részére, így stabilabb és erősebb tápellátás lehetséges, ami segítheti a magasabb órajelek elérhetőségét is.
Hirdetés
A fentiek alapján logikus azt mondani, hogy ez egy kritikus technológia, és a fejlődés szempontjából az is, ugyanakkor a TSMC és a Samsung nem követi az Intelt az eljárás egyeduralma szempontjából, mivel a saját implementációjuk mellett több node-ra is megtartják majd a hagyományos konstrukciót is.
A TSMC a saját eljárását Super Power Rail néven emlegeti, és az A16 nevű 1,6 nm-es eljáráson vetik be, míg a Samsung megoldásának marketingneve még nem ismert, de az biztos, hogy érkezik, feltehetően a következő generációban. Ugyanakkor mindkét cég tervez a jövőben is olyan node-okat, amelyek nem alkalmaznak majd BS-PDN-t. A TSMC többek között az N2P, N2X és az A14 eljáráshoz sem fogja használni.
Ez kifejezetten érdekessé teszi a három gyártó versenyét, ugyanis az Intel mindent feltett egy lapra, míg a TSMC és a Samsung kifejezetten óvatos a BS-PDN-t tekintve. De miért ennyire rizikós a váltás? Valójában nem az, a bérgyártók meg tudják oldani, a gondot az jelenti, hogy a BS-PDN implementációk eltérő chiptervezést igényelnek. A nyilvánvaló előnyök mellett két nagy hátránya van. Ezek közül az egyik csak időszakos probléma, mivel csupán arról van szó, hogy az alulsó részen futó tápellátáshoz át kell tervezni az áramkörök fizikai elrendezését, ami ugyan időigényes, de ha egyszer megvan, akkor lehet rá építeni. A másik tényező viszont sokkal nehezebben kezelhető, és ennek megértéséhez kicsit érdemes kiterjeszteni azt, amit a chipekről gondolunk.
Amikor elemzünk egy lapkát, akkor az egyik leginkább visszatérő adat a kiterjedése, amit területként határozunk meg. De ezek a lapkák valójában magassággal is rendelkeznek, csak ez nem túl nagy szám, mivel aránylag vékonynak számítanak. Emiatt az adott lapka rendelkezik egyfajta hűúttal, ami meghatározza hogyan terjed benne a hő, és kifejezetten kellemetlen jelenség, hogy minél vékonyabb egy chip, annál inkább valószínű, hogy a hő bizonyos pontokban koncentrálódik. Ezek lesznek azok a kritikus helyek, ahol kialakulnak a dizájn legforróbb pontjai.
Maga a jelenség még a hagyományosan tervezett lapkákat is kellemetlenül érinti, de BS-PDN mellett a tápvezetékek fizikailag távolabb kerülnek a hűtőfelülettől, ami növeli annak az esélyét, hogy egy lapkában a legforróbb pontok a tokozás felöli oldalon fognak kialakulni, emiatt bár az alaptechnológia nem eredményez nagyobb hőtermelést, annyira módosít a lapka struktúráját, hogy végeredményben kedvezőtlenebb helyre kerülnek a legforróbb pontok, és ennek kezelése érdekében akár nagyobb hűtőfelületre lehet szükség a lapka felülső részén.
Ez az a jelenség, ami miatt megtartja a TSMC és a Samsung a hagyományos tápvezetékezési konstrukciót is az egyes modernebb node-okon, mert a BS-PDN hátrányai az egyes területeken túlmutatnak az előnyeinél. Többek között az olyan eszközök esetében, ahol fizikailag limitált a hűtőrendszer mérete, nem nagyon lehet mit tenni annak érdekében, hogy egy BS-PDN node-ra tervezett lapka hűútja optimális legyen, ami a végeredményt tekintve lassabb dizájnt fog eredményezni.
Ezért is érdekes az Intelnek az a döntése, hogy csak a PowerVia megoldásukra tesznek fel mindent, mivel ez leginkább a szerverekhez tervezett lapkáknak kedvez, vagyis a cég úgy gondolhatja, hogy bérgyártói megrendelésekre főleg innen számíthatnak. Ez a stratégia persze még bőven működhet, mivel az iparági igény az adatközpontok iránt elég nagy, ahol pedig hátrány érné a Santa Clara-i vállalatot, azt a TSMC BS-PDN-t nélkülöző node-jaival megoldják, ahogy azt jelenleg is nagyrészt teszik. Ebből a szempontból az egyetlen kivétel a Panther Lake kódnevű fejlesztés, amely az Intel 18A node-ot használja, és így talán érthetővé válik az is, hogy miért nincs belőle U jelzésű ultramobil kiadás, mivel a PowerVia technológiának megvan ez a kellemetlen problémája a hőúttal, hogy nem igazán tud egy bizonyos pontnál lejjebb skálázódni, ha nem alakítható ki az optimális hűtőrendszer hozzá. A következő generációs Nova Lake viszont ezt is megoldja, mivel az már a TSMC-nél készül.
