Új hozzászólás Aktív témák

• #9 Abu85 HÁZIGAZDA b. #8

  Új Válasz 2018-08-30 14:46:45 #9

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Abu85

  HÁZIGAZDA

  válasz b. #8 üzenetére

  Bár ez nincs megerősítve, de az a pletyi járja, hogy az új lapkán belül 16 mag lesz és 64 MB L3 cache. A Rome pedig ugye tokozás szintjén négyszer ez a lapka. A leggyorsabb tervezett modell teljesítménye nagyjából a mostani leggyorsabb EPYC 1,8-szorosa lesz, miközben a fogyasztás nem igazán nő.
  A targetről lehet tudni. Erről már beszéltek a partnereknek, és gyakorlatilag az AMD a Rome-ot úgy tervezte, hogy a leggyorsabb egyutas konfiguráció nagyjából hozza a leggyorsabb kétutas Cascade Lake konfig teljesítményét, míg a kétutas Rome vezessen be egy teljesen új sebességszintet. Emiatt is van az a pletyka, hogy az első generációs EPYC jó része is marad a piacon némi árkorrekcióval, mert a második generáció árban eléggé fölé jön.
  A Milan platformról is van pletyi. Holnap gyere vissza.

  [ Szerkesztve ]

  Senki sem dől be a hivatalos szóvivőnek, de mindenki hisz egy meg nem nevezett forrásnak.

• #12 h_143570 addikt b. #8

  Új Válasz 2018-08-30 14:55:36 #12

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  h_143570

  addikt

  válasz b. #8 üzenetére

  Most, hogy az Intel mainstream vonalon 8 magozik az Nvidia fizet a fejlesztoknek a DX-12esitesert (a motorok DX11es korlatainak a kiirtasaert) az RT miat.

  A tobb magnak lehet ertelme. Foleg, hogy allitolag az RT algoritmusok egesz jol futathatoak CPU-n is.

  [ Szerkesztve ]

• #20 Abu85 HÁZIGAZDA b. #18

  Új Válasz 2018-08-30 18:19:59 #20

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Abu85

  HÁZIGAZDA

  válasz b. #18 üzenetére

  Nem tudom. Az biztos, hogy gyakorlatilag mindenki arra számít, hogy a Rome-ot az Intel 2020 végéig nem tudja megfogni. A probléma tranzisztorszinten keletkezik, mert az AMD már a mostani Zen esetében is egészen extrém tranzisztorsűrűséget használ. 4,8 milliárd tranzisztort préselnek bele ~200 mm^2-es területbe. Gyakorlatilag ~24 millió tranyó/mm^2-rel dolgoznak. Ez már most lényegesen jobb, mint az Intelé, ahol utóbbi cég az újabb lapkák tranzisztorszámát nagyon titkolja, de a gyártók szerint a Skylake-SP 17 millió tranyó/mm^2 körül van. Szóval messze vannak az AMD-től ezen a területen. És akkor innen az AMD ugrik 7 nm-re, ami gyakorlatilag 200 mm^2-en lehetővé teszi a ~10-11 milliárd tranzisztort is, vagyis el tudják érni az ~50 millió tranyó/mm^2-t. Ez akkora különbség, amivel lehetetlen versenyezni. Nem tud az Intel elég tranyót bepakolni, hogy esélyük legyen. Még 10 nm-en se nagyon, mert amíg ők az elmúlt években brute force oldották meg ezt a kérdést, addig az AMD rengeteg pénzt ölt a szoftverbe, hogy a brute force lehetőségek hiányában minél sűrűbbre tudják venni az ALU-k kialakítását. Ezek a szoftverek arra szolgálnak, hogy bő 40%-kal több tranzisztort tudjanak beépíteni egy processzordizájnba, ami korábban arra volt jó, hogy csökkentsék az Intellel szemben a nyers gyártástechnológiai lemaradást. De ez ugyanolyan node-on már direkt nyereség, jobb gyártástechnológián pedig kb. két generációnyi előny. Ez lehet itt a fő különbség. A többi az tervezési kérdés, de minden arra épül, hogy be tudod-e zsúfolni a tranzisztorokat a kívánt területre.

  [ Szerkesztve ]

  Senki sem dől be a hivatalos szóvivőnek, de mindenki hisz egy meg nem nevezett forrásnak.

• #21 Petykemano veterán b. #18

  Új Válasz 2018-08-30 18:54:40 #21

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Petykemano

  veterán

  válasz b. #18 üzenetére

  S|A
  Charile is megírta. (Ő kevésbé AMD-fan, mint inkább intel&nvidia hater.)

  Találgatunk, aztán majd úgyis kiderül..

• #22 paprobert senior tag b. #18

  Új Válasz 2018-08-30 19:00:23 #22

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  paprobert

  senior tag

  válasz b. #18 üzenetére

  A lapkaméret-tranisztorszám-magszám-órajel-ipc mátrixból kimatekozható a dolog.

  A sokkal több mag jelenléte azonos frekvencián magával hozná a TDP elszállását, még a frissebb gyártástechnológián is.
  Úgyhogy az IPC növekedés kompromisszumosan el lesz költve "cserébe" az alacsonyabb órajelekért, így a relatív magteljesítmény csak minimálisan nő, vagy stagnál, ellenben a lapka teljesítménye magszámarányosan növekszik.

  -Egy szálon megint csak a gyártástechnológiai órajelplafon a kérdés, az IPC növekedés itt direkten realizálódni fog.

  -A letiltott magos példányoknál pedig a vásárló a brutális tranzisztorszámú dark siliconnal és a potenciálisan magas idle fogyasztással fog "fizetni".

  640 KB mindenre elég. - Steve Jobs

Új hozzászólás Aktív témák