Az AMD jövőre minden fronton frissíti a processzorkínálatát, így ahogy közeledik a termékek megjelenése, úgy válnak elérhetővé a legfrissebb információk. A Bulldozer architektúráról már korábban beszámolt a vállalat, sőt a megszokott év végi konferencián az új Turbo Core és a Flex FP feldolgozókról is sikerült lerántani a leplet. Most az órajelekkel kapcsolatos morzsák voltak soron. A következő év februárjában megrendezendő ISSCC 2011 alkalmával az AMD új információkkal fogja bombázni az érdeklődőket, ám a rendezvény előzetes dokumentumában már elszórtan kiderült néhány adat.
Az előzetes szerint egy Bulldozer modul 213 millió tranzisztorból épül fel, és 0,8 illetve 1,3 V közötti üzemfeszültségen működhet. A 32 nm-es SHP gyártástechnológiának hála a processzormodul kiterjedése 30,9 mm² lesz. Ebben az értékben csak a modul van benne, tehát a teljes lapkaméretet nem lehet tudni, hiszen kérdéses a 8 MB-os harmadszintű gyorsítótár, valamint a különböző vezérlők kiterjedése. Számításaink szerint a végső lapkaméret 290-310 mm² körül lehet, vagyis a nyolc integer maghoz képest nem beszélhetünk túlzottan nagy chipről. Az L3 cache egyébként négy egymástól független részre van osztva, és 1,1 V-os feszültségen üzemel 2,4 GHz-es órajelen. A magórajel a dizájn sajátosságai miatt 3,5 GHz fölé várható, amit az új Turbo Core funkció további 500 MHz-el képest megfejelni, még akkor is, ha az összes mag aktívan dolgozik.
A Bulldozer architektúra az asztali termékek között a Zambezi kódnéven ismert processzorral startol a következő év második negyedévében. Konkrétabb időpont még nem derült ki, de májusi start valószínűsíthető.
A Llano esetében is érdekes dolgok láttak napvilágot. Bár itt szó sincs hivatalos forrásból származó adatokról, sőt a pletykák jó részét az AMD cáfolja is, de elképzelhető, hogy az egésznek van némi alapja. Mint ismeretes a Llano megjelenése körül már minden volt. Az eredeti tervek szerint még a legkisebb Fusion APU-nál is hamarabb jött volna, ám a Zacate és Ontario kódnéven futó lapka bemutatását előrehozták a januári CES rendezvényre, sőt a tömeggyártás már meg is kezdődött, mivel a partnerek is a CES-en mutatják be az érkező masinákat. A Llano esetében a következő esztendő tavaszi, majd nyári hónapjai kerültek terítékre, ám idén ősszel, a gyártástechnológiával kapcsolatban is érkeztek nem túl pozitív pletykák, aminek következtében további csúszást várt mindenki. Az AMD meglepetésre ezt cáfolta, és elmondták, hogy a nyári elejére tervezett időpont tartható. Egyelőre itt áll a történet, de mint ismeretes nem zörög a haraszt, ha nem fújja a szél. Az valószínű, hogy a 32 nm-es SHP gyártástechnológia körül nincsenek gondok, mivel a Bulldozer architektúrára épülő chip is ezen az eljáráson érkezik, és a tervezett megjelenést sosem tologatta a cég.
Persze továbbra kérdés, hogy mi történt a Llano esetében. Az nyilvánvaló, hogy volt valami gond. Az egyetlen különbség a két érkező lapka között az integrált grafikus processzor. Az AMD korábban is megpróbált egy Swift nevű APU-t kreálni, amit a 45 nm-es SOI gyártástechnológiára terveztek. A lapka sosem jelent meg, amire a vállalat azt a választ adta, hogy több próbálkozásból sem sikerült összerakni, azaz vagy a CPU, vagy a GPU része működött, de a kettő együtt sosem. Ez természetesen alapvető probléma volt, így le kellett állítani a projektet. Vélhetőleg a gond a SOI eljárással volt kapcsolatos, és minden valószínűség szerint a Llano esetében is belefutott a cég ebbe a bakiba. Szerencsére ez a történet már jobban alakult, mivel némi változtatással működésre bírta a gyártó az első APU-kat, és erről már a világ is megbizonyosodhatott. Lényegében a Llano lesz az első olyan termék, ami SOI eljárást használ egy GPU-hoz, és kétségtelenül komoly mérnöki munka lehet megtalálni a működés szempontjából megfelelő tranzisztorkészletet, valamint a felhasználható anyagokat.
Érdekesség, hogy a gyártástechnológia fejlődésével a bulk CMOS eljárás háttérbe szorulhat. A mérnökök szerint 20 nm alatt már elkerülhetetlen a SOI alkalmazása. Az is kérdés, hogy melyik cég mit választ, hiszen a SOI esetében PD (Partially Depleted) és FD (Fully Depleted) struktúráról is beszélhetünk. Szokás szerint mindkettő mellett szólnak érvek és ellenérvek, így a választás messze nem egyszerű. Az AMD és az IBM a PD-SOI mellett tette le a voksát, amit talán az egyszerűbb gyárthatósággal és a jobb skálázhatósággal lehet magyarázni, ugyanakkor meg kell küzdeni a lebegőtest effektussal. Itt lényegében arról van szó, hogy a félvezető és a szigetelő között töltés keletkezik, amire a dizájn kialakításánál ügyelni kell. Az FD-SOI struktúra ettől mentes, de a megfelelő gyártástechnológia kialakítása nagyságrendekkel nehezebb.
