Az AMD négy éve jelezte a Naples kódnevű, első EPYC generáció megszületésével, hogy újra betámadják a szerverpiacot, ahol az Opteron sorozattal az előző évtized első felében jól teljesítettek, de az Intel idővel elhúzott a Xeonnal. Az igazi támadás azonban a Rome kódnevű, második generációs EPYC sorozattal érkezett meg, amely máig a célzott szegmens csúcstartójának számít. A vállalatot azonban nem fékez, így most bejelentették a harmadik generációs, Milan kódnevű EPYC platformot, amelynek lényegében az elődjét kell legyőznie a trónért, emiatt ez a verseny nem mondható kiemelten izgalmasnak, hiszen ez bizonyosan sikerül neki.

A Milan platform sok szempontból hasonlít a Rome platformra. Marad a Socket SP3r2 foglalattal való kompatibilitás, és a kilenc chipletes felépítés. Utóbbi következtében a processzorok tokozásának közepén ott terpeszkedik a 14 nm-es node-on készülő I/O lapka, ami korábbi generációs modellen található verzió továbbfejlesztése, és lényegében ez tartalmazza a memória- és PCI Express vezérlőt, a déli vezérlőhidat, illetve a különféle egyéb interfészeket. Ehhez kapcsolódnak a 7 nm-es node-on készülő CPU chipletek, amelyek teljesen újak, mivel már Zen 3 magokat használnak, és maximum nyolc használható belőlük. A teljes magszám így továbbra is 64 lehet, ami 128 szálat jelent tokozásonként, míg a megosztott L3 gyorsítótár maximális kapacitás 256 MB. Természetesen a nyolccsatornás DDR4-es memóriavezérlő megmarad, de amely ezúttal is kezeli a 3200 MHz-es effektív órajelű modulokat is, míg a rendszermemória maximálisan megengedett kapacitása 4 TB.

[+]

A PCI Express kezelése sem módosult a Rome platformhoz viszonyítva. A vezérlő továbbra is PCI Express 4.0-s szabványt támogat, és egyutas kiépítésben 128 darab sávot lehet szabadon felhasználni. Kétutas kiépítést tekintve a két tokozás összeköthető 64 vagy opcionálisan 48 sávval. Ez továbbra kardinális kérdés, mivel a kiválasztott működéstől függ, hogy mennyi szabad PCI Express csatorna áll majd rendelkezésre. Előbbi esetben 128, míg utóbbinál 160 darab. Továbbra is elérhető a WAFL névre keresztelt szolgáltatás, amely lényegében egy-egy extra PCI Express sávot takar tokozásonként, amiket a gyártók felhasználhatnak a BMC-hez (Baseboard Management Controller, amely bizonyos alapfunkciókat végezhet el az adott rendszeren belül), méghozzá anélkül, hogy a szabadon felhasználható csatornákhoz kellene nyúlni.

Az új generációs EPYC lényege kimerül az új CPU chipletben, és az AMD is ennek hangsúlyozására koncentrál, ugyanis amíg a Rome platform célja a tokozáson belüli extrém skálázhatóság volt, addig a Milan platform – a korábbi előnyök ennek megőrzése mellett – az egy szálon, egy magon és egy chipleten belül biztosított teljesítmény, illetve a biztonság javítására fókuszál.

A Zen 3 fejlesztéseit az alábbi cikkben részleteztük bővebben, és ezek igazak az új generációs EPYC-re is. Innentől kezdve egy chipleten belül csak egy CCX van, vagyis kettő helyett egy nagy tömbbe kerülnek a magok. Ezzel a chipleten belüli 32 MB-os L3 gyorsítótárat egységes tempó mellett érik el, szemben a korábbi két CCX-re osztott felépítéssel, ahol négy-négy mag kapott 16-16 MB-nyi L3 gyorsítótárat. Az AMD szerint ennek a felépítésnek azért van előnye, mert a szerverpiaci alkalmazások egy része felosztja az utolsó szintű gyorsítótárat egy megosztott, illetve egy magok által egyedileg használt adatokat tartalmazó részre, és egy nagy gyorsítótárral az utóbbi információknak nagyobb tárterület marad. Természetesen az egy szálon leadott tempó is nőtt a Zen 3 magnak köszönhetően, ami általános előnyt biztosít minden munkafolyamatban, emellett külön fókuszt kapott az 8 bites integer feladatok feldolgozása, amelyek kétszeresére gyorsultak a Zen 2 dizájnhoz viszonyítva.

[+]

A Milan platform egyik legfontosabb fejlesztése azonban mégsem a nagyon teljesítményben érhető tetten, hanem a javuló biztonságban, ami ezúttal kiemelt fókuszt kapott. Mint ismeretes az első EPYC generáció nagy lépésnek számított a szerverek biztonságát tekintve, és ennek az alapja a SEV (Secure Encrypted Virtualization) technológia volt. A Rome platform már a modernizált SEV-ES (Secure Encrypted Virtualization-Encrypted State) verziót vetette be a második generációs EPYC processzorokon belül, amely gyakorlatilag kiterjesztette a rendszer működését a regiszterekre is, illetve 15-ről 509-re növelte a tárolható titkosított memóriakulcsok számát. Ez azonban az AMD nézőpontjából is egy szükségszerű továbbfejlesztésnek számított, a nagy változást eleve a harmadik generációra tervezték. Ez most meg is érkezett a SEV-SNP (Secure Encrypted Virtualization-Secure Nested Paging) személyében, ami mindazt tudja, amit az elődök, de lényeges újításként még biztosítja a memória integritásának hardveres védelmét, amivel lehetetleníti a hypervisor-alapú támadásokat. Mindez lehetővé teszi azt, hogy ha egy virtuális gép valamilyen adatot kiír egy bizonyos memóriacímre, akkor onnan kizárólag azt az adatot tudja csak visszaolvasni. Ha az módosult, akkor az adat beolvasását meggátolja a hardveres védelem. Ez igen jelentős előrelépésnek számít, és várhatóan a biztonságos adatközpontok alapvető funkciója lesz. Érdemes megjegyezni, hogy az AMD az EPYC összes biztonsági szolgáltatását mostantól Infinity Guard jelzés alatt összegzi.

[+]

A vállalat természetesen az érkező modellek specifikációit is elárulta, amelyeket az alábbi táblázat részletez:

A táblázatból látható, hogy az egyes modellek úgynevezett TDP tartománnyal rendelkeznek. Ez tulajdonképpen azért van, hogy az adott szervergyártó a célterülethez tudja szabni a rendszert, tehát lényegében a több paraméterből kiválaszthatják, hogy melyik konfigurációban járatják a processzorokat.

[+]

Az AMD továbbra sem limitál egyetlen terméket sem, tehát bármelyiket is választja a potenciális megrendelő, mindegyik ugyanazokat a képességeket biztosítja, így még a legolcsóbb fejlesztéssel is elérhetők a biztonsági szolgáltatások, a 128+1 darab PCI Express 4.0-s sáv, a nyolccsatornás DDR4-es memóriavezérlő, illetve a 4 TB-os maximálisan kiépíthető memóriakapacitás.

[+]

Az AMD szerint az új generációval már 200-nál is több világrekordot tart, ezek jó részében a Rome platformot taszították le a trónról. A teljesítményt tekintve a vállalat számos területet bemutatott, ezek alapján nincs esélye az új dizájn ellen az előző generációs EPYC-nek, a konkurens Intel pedig még utóbbit sem fogta be.

[+]

A Milan platformra épülő szerverek forgalmazása hamarosan megkezdődik, az AMD pedig elkezdett a Genoa kódnevű fejlesztésre fókuszálni, ami ismét egy Rome platformhoz hasonló, skálázhatóságra fókuszálú dizájn lesz.