- Karácsonyfaként világíthat a Thermaltake új CPU-hűtője
- Az USA vizsgálja a RISC-V kínai terjedésének kockázatát
- Kicsit extrémre sikerült a Hyte belépője a készre szerelt vízhűtések világába
- Egészen nagy teljesítményspektrumon fedné le a mobil piacot az AMD
- Kihívás a középkategóriában: teszten a Radeon RX 7600 XT
Hirdetés
-
Agyi chipes gyártóba fektetett a kriptocég
it A Tether 200 millió dollárt fektet a Blackrock Neurotech agyi chipes vállalatba.
-
Új Beats fej- és fülhallgatók jelentek meg
ma Frissítette a Solo termékcsaládot az Apple házi audiomárkája.
-
Megjelenési dátumot kapott a Star Wars: Hunters
gp A tervek szerint június elején végre befut a teljes kiadás mobilokra/tabletekre és Nintendo Switch-re.
-
PROHARDVER!
OLVASD VÉGIG ALAPOSAN MIELŐTT ÚJ HOZZÁSZÓLÁST ÍRNÁL!!!
Új hozzászólás Aktív témák
-
Petykemano
veterán
válasz lezso6 #21672 üzenetére
Az AT elemzése szerint az IF elég sokat fogyaszt. Persze nyilván ebben benne van a core2core és a memória irányába történő kommunikáció is. Az adat vándoroltatása hosszú úton át energiaigényes.
A másik ok a késleltetés. Nyilván minél hosszabban utazik az adat, annál.nagyobb a késleltetés is. Ezen lehet javítani a huzalozás rövidítésével, amihez az interposer kézenfekvő.
De abban igazad lehet, hogy ez nem olyan, mint a hbm esetén, ahol a sűrű huzalozás miatt elkerülhetetlen.Az epyc esetén a memória és pcie vezérlők a lapkákon voltak, a 4 lapkát IF közötte össze a három másik lapkával. Itt a lokalitás kérdése okozott késleltetési problémákat. Akkor volt lassú a rendszer, ha egy magnak.egy másik lapkán levő magtól, vagy egy Másik lapkán levő memóriavezérlő által kezelt csatornáról kellett adat.
Az EPYC2 pletykált felépítése külön lapkára helyezi a memóriavezérlő és pcie alegységeket és a cpu magokat. Ez alapján 8db cpu lapka kapcsolódna az IO-ért felelős lapkához. Errők szép abrak is készültek. Ezeken azonban nincs részletezve, hogy a CCX-ben a magok és az IO lapkábab a kommunikációs vezérlők milyen elrendezésben és milyen kapcsolódásban lehetnek. Magyarul hogy egy CCX hogy fér hozzá a memóriavezérlők valamelyikéhez? A Cache-coherent master össze van kötve minden ddr vezérlővel? Vagy ott is valami crossbar, vagy ringbus köti össze?
Ezt a kérdéskört dolgozta fel skót barátunk, amelynek a konklúziója a butterdonut elrendezés lett.Valószí.űleg a cpu magok közti kommunikációt 4(-8) mag fölött már nehéz gyorsan és energiatakarékosan megoldani. Ezért állhatott át az intel is a mesh elrendezésre a magasabb magszámú lapkákon.
Egy idő után pedig jöhet olyan számú lapkának a rákapcsolása az io lapkára, ami ha el is férne mellette, már lapkán belül túl sok huzalozást (késleltetést) eredményezne, hogy a csatlakoási pontok kiérjenek a lapka szélére.Találgatunk, aztán majd úgyis kiderül..
Új hozzászólás Aktív témák
A topikban az OFF és minden egyéb, nem a témához kapcsolódó hozzászólás gyártása TILOS!
Az ide nem illő hozzászólások topikja:[link]
MIELŐTT LINKELNÉL VAGY KÉRDEZNÉL, MINDIG OLVASS KICSIT VISSZA!!
A topik témája:
Az AMD éppen érkező, vagy jövőbeni új processzorainak kivesézése, lehetőleg minél inkább szakmai keretek között maradva.