Hirdetés
-
Toyota Corolla Touring Sport 2.0 teszt és az autóipar
lo Némi autóipari kitekintés után egy középkategóriás autót mutatok be, ami az észszerűség műhelyében készül.
-
Rossz üzlet az EV-kölcsönzés
it Küszködik az EV-kölcsönzés miatt a Hertz Global, még több EV-t adnak el.
-
VR játék lesz az Alien: Rogue Incursion
gp Az év végén érkező program PC-re, Meta Quest 3-ra és PlayStation VR2-re érkezik a tervek szerint.
Új hozzászólás Aktív témák
-
Duddi
aktív tag
Elvileg alacsony órajellel is lehet majd így előrelépni mivel a magok l1 l2 l3 cache jelentősen megnőhet.
Azzal, hogy a tokozáson belül másik rétegen memóriát tudnak elhelyezni jelentős késleltetés nélkül tenné lehetővé akár hogy gigabite-os méretű L1 cache legyen a procin.
A processzorok legnagyobb feldolgozást limitáló pontja a memória késleltetés ezért van L1 L2 L3 memória a procin belül, viszont ezek reálisan nem növelhetők az igénynek megfelelően.
A DDR ramok meg messze vannak és "szörnyen lassúak"
Nem véletlen hogy a GPU köré odapakolják a memóriákat minél közelebb.Szóval elméletben olyan mértékű adatelérés késleltetés csökkentést érhetnek el ezzel, amivel egy drámai IPC növekedés jönne.
És így egy lassúbb proci is lehet olyan erős mint a mostaniak. -
Tigerclaw
nagyúr
Láthatóan ez "csak" mobil eszközökbe van tervezve. Több rétegben ez a felépítés drágának tűnik, számolva a várhatóan nagy arányú selejttel. Másik oldalról nézve van igény az Littlebig szerű megoldásokra az x86 -os szegmensben is, miközben piacra kerültek a nagyon hosszú üzemidőt ígérő ARM chipes windowsos laptopok.
Szóval mind az Intel, mind az AMD kényszerhelyzetben van. Már rövidtávon meghódíthatják a piacot a vékony 20+ üzemórát igénylő notik, főleg ha elérhető áron, megfelelő minőségben kapnak hozzá felhős szolgáltatásokat. Az MS is várhatóan indít egy felhős xbox szolgáltatást és a kliensek nem feltétlenül csak olcsóbb arcade konzolok lehetnek hanem ilyen újra feltalált netbookok.
A chrome os platformra is ideálisak lennének ezek. Fullos kiépítésben vajon hogy viszonyúlhat az Apple és Qualcomm megoldásaihoz? A beépített RAM érdekes lehet, vagy később egy beépített háttértár. A hűtés szerintem is kritikus tényező lehet.
Az a baj a világgal, hogy a hülyék mindenben holtbiztosak, az okosak meg tele vannak kételyekkel.
-
Chaser
titán
volt egy ismerősöm, felcserélt betűket írásban, mindegy volt neki kézzel írja v pl billzeten, de kézzel szépen írt
"Formai diszgráfia:
Ha az írás technikai része nehéz, a finommozgások vagy a szem-kéz koordináció pontatlansága miatt. Ilyenkor az írás külalakja csúnya, a betűk kilóghatnak a sorokból, rendezetlen az íráskép.
Tartalmi diszgráfia:
Ha az írás külalakja elfogadható, de nagyon gyenge a helyesírás és nem tudja írásban kifejezni a saját gondolatait. Előfordulhat, hogy a gyermek esetleg szépen és hibátlanul másol, de tollbamondás után nagyon sok hibát ejt."
az is igaz amit mondasz, ő sztem speciális eset volt, nagyon szépen ki tudta fejezni magát, sőt, de írásban összecserélt betűket, már nem emlékszem miket, de mindig uo. kombók voltakha ezen javítani akarsz, példák alapján meg tudod tanulni/jegyezni, pl a fentebbi "száll a madár"
_tejesen'® joálapotpan'™_-_Hamarosan a hiányból is hiány lesz...by Samus
-
Duddi
aktív tag
Az L1 és L2 esetében lehet tényleg rontana de L3 ra jó lehet.
Amúgy ez nem olyan tokozáson belüli mint a normál HBM memória hogy kell neki kontroller. Ha már +D stack akkor csak annyit kell csinálni (szerintem), hogy a memóriához vezető vezetékeket nemvízszintesen vezetik hanem felfelé indítják el (vagy lefele) Ha azt nézzük hogy a cache mérete egy processzorban majdnem akkora vagy nagyobb mint a magoké akkor az elérési táv még lehet csökkenne is ha nem oldal irányban kéne menni.
De ez csak tipp a részemről, nem tervezek ilyesmiket.Amúgy a cache nem fallback üzemmódban működik ?
L1 ben van amit most használt
L2 az L1 tartalma és méretéből adódóan pár "régebbi" utasítás
L3 az L2 tartalma és még régebbi adatok.Amikor valami bekerül az L1 be az bekerül a az L2 és L3 tetejére is és ha már nics bennük hely a bennük lévő legrégebbi adat kiesik.
A proci meg ha kell neki valami először az L1 majd L2 L3 mat nézi meg és ha nincs akkor megy a memóriához.
Tudom mit mondasz az "a modern cpu-k előre dolgoznak" résszel de nem tudom hogy az hogy működik.
A branch predictionnak lehet nincs is köze a cache hez.