Új hozzászólás Aktív témák

• #56 Abu85 HÁZIGAZDA erdoke #48

  Új Válasz 2011-05-28 13:27:43 #56

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Abu85

  HÁZIGAZDA

  válasz erdoke #48 üzenetére

  Muszáj volt a Tri-Gate mellett dönteni. Nagyon egyszerű volt a választás. Az Intel látja, hogy kevés SOI wafert gyártanak. Innentől kezdve hiába előnyösebb a SOI, ha nincs elég kapacitás. Marad a Tri-Gate, ami nem nyújt akkora előnyt mint a SOI, de olcsóbb, és használhatók hozzá a bulk waferek. Főleg az utóbbi tényező volt kritikus jelentőségű.
  Az biztos volt, hogy a planáris tranzisztorok, bulk CMOS mellett nem maradhattak, mert egyre nagyobb probléma a szivárgó áram. Ezt valahogy kezelni kell.
  A TSMC is valami hasonló dilemmában lehetett, hogy mi legyen 20 nm-en. Vagy Tri-Gate, vagy SOI. A TSMC-nek talán előnyösebb a SOI, mert a kapacitásuk nagy része nem a magas teljesítményű chipekre megy el, így a kevés SOI wafer nem jelent komoly problémát. Innentől az is kérdés, hogy milyen SOI. A PD egyszerűbben implementálható, de 14 nm alatt már nem kezelhető a lebegőtest effektus, így célszerű lenne rögtön FD-re ugrani, de az nagyon nehéz és drága. Technikailag a legcélszerűbb az FD-SOI.

  [ Szerkesztve ]

  Senki sem dől be a hivatalos szóvivőnek, de mindenki hisz egy meg nem nevezett forrásnak.

Új hozzászólás Aktív témák