Jelenleg is zajlik a 2009-es Symposium on VLSI, ahol a félvezetőgyártók oszthatják meg egymás között az elért eredményeiket. A GlobalFoundries közleménye alapján sikerült kifejleszteni egy olyan gyártástechnológiai eljárást, amely segítségével elérhetővé válnak a 22 nanométeres, vagy az annál is kisebb csíkszélességek. A változtatás továbbra is lehetővé fogja tenni, hogy az új eljárással készült félvezető termékek alacsony szivárgási áram értékkel rendelkezzenek, és a működésükhöz is alacsony feszültségeket igényelnek majd. Ezek a tulajdonságok elsősorban a mobil eszközöknél kívánatosak, ahol kritikus az akkumulátoros idő meghosszabbítása.
Az IBM-mel közösen fejlesztett technológia a HKMG (High-k Metal Gate) tranzisztorokra alapoz, és azok kapcsolási pontosságának javításán alapul. Ehhez a bennük található kapuoxid réteg vastagságát szükséges a lehető legjobban lecsökkenteni, viszont ennek velejárója az elektromigráció ugrásszerű megnövekedése. Ezt a problémát sikerült megkerülni egy új eljárás bevezetésével, amit egy legyártott n-MOSFET és egy p-MOSFET egységgel demonstráltak. Előbbinél 0,55 nm-esre, utóbbinál pedig 0,7 nm-esre sikerül csökkenteni az oxidréteg vastagságát, ami már alkalmas a 22 nm-es és az alatti csíkszélesség alkalmazásához. A kapuoxid vastagságát HKMG tranzisztoroknál az EOT értékkel jellemzik, ami azt jelzi, hogy magas k dielektrikumú réteg nélkül, milyen vastagságú szilícium-oxidra lenne szükség ugyanolyan teljesítmény eléréséhez.
A Toshiba szintén a kapuoxid réteg vastagságának lecsökkentésén fáradozik, de egy másik megközelítésben látják a megoldást, ami a MISFET-eknél (Metal-insulator-semiconductor Field-effect Transistor) alkalmazható. A szilícium helyett a régebben használt germániumot használták fel, amire légmentes környezetben egy hőkezelés során stronciumot visznek fel 10 atom vastagságban, majd erre a magas k dielektrikumú, jelen esetben lantál-alumínium-oxid kerül. Ezután nitrogén tartalmú atmoszférában újabb hőkezelésnek vetik alá, amelynek hatására kialakul egy köztes SrGEx réteg, ami mindössze 0,2 nm vastagságú. Ez az EOT értéket 1 nanométerre csökkenti, ami azt jelenti, hogy az így készült tranzisztorok alkalmasak a 16 nm-es csíkszélességű, és az az alatti gyártástechnológiákhoz is. A Toshiba szerint nem kizárt a 0,5-es EOT érték elérése sem, amit a felső high-k réteg vastagságának csökkentésével lehet elérni, egy a jelenleg alkalmazottnál magasabb dielektrikumú anyag használatával.
