Mély integráció és gyártástechnológia
Az Intel hivatalosan is leleplezte a Core M termékcsalád alapjául szolgáló Broadwell lapkát, amely a vállalat első olyan megoldása, mely közelít a mély integráció irányába, bár ezt a folyamatot az Intel több lépésben tervezi megtenni. Ennek egyszerű oka van, ugyanis ha a processzormagokat és az integrált grafikus vezérlőt egymáshoz is tervezik a lapkán belül, az egységes platformszintű funkciók összehangolása már nagyon komplex dolog. Emellett problémát jelent az is, hogy nincs egyértelműen jó irány a CPU és az IGP összehangolására, vagyis a mély integráció működésének hatékonysága csak akkor derül ki, ha már elkészült a lapka. Ha valami esetleg nem jól működik, akkor már nem lehet, pontosabban nem érdemes visszaülni a tervezőasztalhoz, hiszen legalább egy évet csúszna a fejlesztés. Hogy ez mennyire komoly gond, azt jelzi, hogy az AMD is belesétált ebbe a csapdába, hiszen a Kaveri APU sem az lett, aminek eredetileg tervezték. Bár ezt a vásárlók nem látják, hiszen az eredeti dizájn sosem került forgalomba, de a vállalat a piacra került termékre Kaveri 2.0 belső kódnévvel utalt.
Az Intel a mély integrációval egy biztonsági játékot játszik. A megvalósítás szempontjából már úgy sem lesznek elsők, hiszen három, teljes platformszinten integrált lapka is kapható már a piacon. Ezt a célt tehát kihúzták a listáról, így mostantól arra törekszenek, hogy lépésekben építsék be a mély integráció alappilléreit. Tulajdonképpen három ilyet kell támogatni: egységes memória, dinamikus parallelizmus és platformszintű atomi utasítások. A Broadwell ezek közül az egységes memóriát támogatja, illetve a rendszer alapvetően kezeli a dinamikus parallelizmust, de ahhoz, hogy ez nagyon hatékonyan működjön, újra kell tervezni az alkalmazott GPU-architektúrát. Bár utóbbi fontos szempontnak tűnhet, valójában a dinamikus parallelizmus az IGP-knél nem mindig jelent drasztikus előnyt. Természetesen hozhat gyorsulást, ám az integrált grafikus vezérlők jellegzetessége, hogy nincs túlzottan sok különálló multiprocesszor bennük. Az Intel a Broadwellhez tervezett dizájnokban maximum hat multiprocesszort használ majd, ráadásul ebből a most bemutatott Core M sorozathoz tervezett lapka esetében csak három lesz beépítve, vagyis a vállalat számára a dinamikus parallelizmusból származó előny akkor sem lenne túl nagy, ha a GPU-architektúrát a rendkívül gyors kontextusváltásokra, illetve a beérkező feladatok sorrendtől független végrehajtásához tervezték volna. Ez tisztán látszik a Kaveri APU-n is, ahol a GCN architektúrát ténylegesen a dinamikus parallelizmus igényeit figyelembe véve tervezték, de az említett lapkába épített nyolc multiprocesszor még nyolc ACE egység segítségével sem elég ahhoz, hogy drasztikusan nőjön a sebesség az említett újítás bevetésének hatására. Később persze az IGP-kben is tíznél több multiprocesszor lesz, amikor már fontossá válik azok hatékony, aszinkron elvű kihasználása.
A fentiekből már kiderülhetett, hogy a harmadik alappillérnek tekinthető platformszintű atomi utasításokat a Broadwell nem támogatja. Ez az OpenCL 2.0 szempontjából nem akkora gond, mivel a platform C11 atomics funkciója szoftveresen emulálva is működik. Nyilván a programozóknak ettől még lényeges lenne, ha a CPU és az IGP szimultán hozzáférhetne például a fastruktúrákhoz, és azokat párhuzamosan, egymással szinkronban módosíthatnák. Szoftveres emulációval a párhuzamos hozzáférés ki van zárva, hiszen a szinkronizációt egy szoftveres réteg végzi el a hardver helyett. Ez számottevően lassabb implementáció, viszont az ezt kihasználó programok ettől még futtathatóak. A platformszintű atomi utasításokat egyébként is borzalmasan nehéz hardveresen megoldani, illetve nincs egyértelműen előnyös implementáció. Ezt a funkciót jelenleg is csak az Xbox One és a PlayStation 4 konzolban használt rendszerchipek, illetve a Kaveri APU támogatja, de jól jelzi a probléma nagyságát, hogy az AMD mindhárom termékben eltérő implementációt alkalmaz. Ebben persze nyilván szerepet játszhatott az is, hogy a Sony és a Microsoft számára a Kaverihez használt opció nem felelt meg. Valószínűleg az Intel teljesen kiértékeli a lehetőségeket, és ez lehet az egyik oka annak, amiért a platformszintű atomi utasítások támogatását még nem építették be a Broadwellbe.
[+]
A gyártástechnológia, mint marketingeszköz
A Broadwell esetében az Intel a gyártástechnológiára vonatkozó fejlesztés ecsetelésére is több időt szánt. Mint ismeretes, ez az első olyan lapka, amely a cég 14 nm-es eljárásával készül. Mivel a nanométer előtti szám az utóbbi időben komoly marketingeszközzé vált, így a vállalat részletesen taglalta, hogy miben lehet jobb a saját technológiájuk a TSMC, a GlobalFoundries, a Samsung és a többi bérgyártó 14/16 nm-es megoldásánál. Utóbbiakra vonatkozóan a vállalat hangsúlyosan kiemelte, hogy nem rendelkeznek egészen pontos információkkal, így a konkurens megoldások képességeit az eddigi adatok alapján feltételezve vázolták fel. Nyilván feltételezni sok mindent lehet, és bár tényleg ki lehet indulni az eddigi adatokból, de teljes kép még így sem festhető, hiszen egészen egyértelmű, hogy az említett bérgyártók nem osztották meg az Intellel a titkaikat, ahogy az Intel sem tette ezt meg fordítva.
Vélhetőleg az Intel látja azt a problémát, hogy a TSMC, a GlobalFoundries és a Samsung igen gyorsan bevezeti a 14/16 nm eljárást, hiszen 2015-ben már mindegyik cég megkezdi a kísérleti gyártást. Ez azért gond, mert az elmúlt években az Intel, és persze a többi cég is igen egyszerűen vázolta a helyzetet, miszerint a nanométer előtti minél kisebb szám a jobb. Ezt a felhasználó megértette, mert lássuk be, egészen egyszerű állításról van szó. Ugyanakkor a nanométer előtti szám nem igazán jellemzi az adott gyártástechnológiát. Gyakorlatilag csak azért használjuk, mert egy marketingeszközről van szó, de az adott node jellemzése sokkal bonyolultabb ennél. Abban tehát maximálisan igaza van az Intelnek, hogy egy számmal nem írható le a gyártástechnológia, ám kérdés, hogy érdemes-e az adott node-ot marketingre használni. Nyilván a vállalat erről nem tett le, így új szempontként már jellemzik a gyártástechnológia minimális léptetését, amely érték a két szomszédos összeköttetés között mért távolság. Ez a 14 nm-es node esetében 52 nm lehet, ami nyilván jó hatással lesz a tranzisztorsűrűségre.
Mivel a chipgyártók egyre közelebb kerülnek egymáshoz az ISTR által besorolt mondhatni nanométer előtti szám szempontjából (amely paraméterben sokszor nem is lesz majd eltérés), minden érintett egyre több adattal fogja bombázni a felhasználókat, annak érdekében, hogy bizonyítsák a saját gyártástechnológiájuk előnyeit. Ennek lesz pozitív és negatív oldala is. Egyrészt jó, hogy több adat derül ki az adott node-ról, mert jobban össze lehet hasonlítani a konkurensek által használt opciókat, másrészt viszont a gyártástechnológia marketingeszközként egyre nehezebben használható majd, mert a potenciális vásárlóbázist egyre kevésbé érdekli, illetve nehéz is lenne megtanítani a piacnak, hogy konkrétan mi számít, azok után, hogy évekig csak egy szám formájában utaltak rá.
A cikk még nem ért véget, kérlek, lapozz!
