Új hozzászólás Aktív témák

• #7 Jack O'Neill tag Abu85 #4

  Új Válasz 2013-02-11 21:29:39 #7

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Jack O'Neill

  tag

  válasz Abu85 #4 üzenetére

  Abu, a tranzisztor "gate length" -nek már nem sok köze van az adott gyártástechnológia "nm" besorolásához, ahogy a cikkben is kissé homályosan de utaltál rá. Már a 130nm es technológia esetén 70-80nm volt a gate length 65nm-en 45nm körül volt. 45nm-en pedig 35-40nm között (ez utóbbi intel HP és LP process) Ebből is látható hogy ez alapján nem lehet összemérni 2nodot. Egyszerűen arról van szó, hogy a kapu hosszúság skálázása megrekedt. Sokkal kisebb ütemben lehet skálázni mint azt akár 5éve várták. Nagy vártatva demózták a 15nm-es kapuhosszakat azt kiderült hogy a Sio2 szigetelés vastagságát nem lehet együtt skálázni vele. Tehát a kapu hosznak nincs ilyen értelemben befolyásoló hatása. Ezzel mindenki küzd. És design döntés hogy mi a kifizetődőbb. Attól még 22nm a 22nm és 14nm a 14nm. Lehet hogy a 14nm-os node kapuhossza csak 20nm lesz vagy még annál is több. Majd kiderül. Már úgy is nagyon adósak intelék nekünk egy 14nanós waferral.
  Csak azért írtam, mert kezdett az az érzésem lenni, mintha azt állítanánk, hogy mindenki elkezdett hazudozni a nodejáról. Nem erről van szó... A gate pitch 0,7x a gate length pedig csak 0,9x skálázódik. Maradjunk annyiban, hogy most már egy node azt jelenti hogy 0,7x skálázódnak a future-k. Nem a gate length. Egyesek szerint azt nem lehet praktikussági okokból 25nm alá vinni. Majd meglátjuk, ahogy azt sem hitték hogy lesz 22nm valaha, ez is elválik.
  Pl TSMC 28nm: 33nm gate length
  Glofo 28nm: 25nm gate length

  hasznos infó szemléltetés végett: http://microlab.berkeley.edu/text/seminars/slides/moroz.pdf
  Nah, jóéjccccakát

  [ Szerkesztve ]

  JAJJMÁÁÁÁ

Új hozzászólás Aktív témák