Új hozzászólás Aktív témák

• #24 polika senior tag Meteorhead #21

  Új Válasz 2013-12-17 10:29:46 #24

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  polika

  senior tag

  válasz Meteorhead #21 üzenetére

  Hát nekem annyira nem tűnik ez meggyőzőnek, mert az 33ns latenciájú "L4 cache" jellegű 128mb-os memória és a pár hozzászólással korábban belinkelt mostani ddr3 helyzet között nincs drasztikus különbség, ott a latencia 41ns. Ehhez képest az L3 3.7 ns-je 10x kisebb késleltetésű...azaz itt ezzel az ondie megoldással sem a latenciát célozták meg (ami érthető is, mert az IGP-t akarták acélosítani.

  A HBM-el sem az alacsony késleltetést célozták meg, hanem az extrém módon párhuzamosítható sávszélességet... ha egy x32-es a GDR5höz képest 60%-al jobb performance egy x1024-es HBM-nek akkor a késleltetése 14-15x lassabb...szerintem nem véletlen hogy APU-hoz akarják ezt majd tásítani, ott a sávszél a probléma alacsony fogyasztásnál, viszont szerintem az egyszálú teljesítményben ez inkább fog lassulást okozni...amit valószínű azért vállal be az AMD mert a HSA-ban meg a közbebn kiforró szoftverkörnyezetben lát nagyobb fantáziát és szerintük ez ellensúlyozza majd a dolgokat.

Új hozzászólás Aktív témák