Új hozzászólás Aktív témák

• #3557 S_x96x_S őstag Petykemano #3555

  Új Válasz 2020-07-12 23:13:47 #3557

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  S_x96x_S

  őstag

  válasz Petykemano #3555 üzenetére

  > Mármint az ARMos SVE - túl azon, hogy ott dinamikus/változtatható
  > a bithossz - mennyiben jobb?
  > az SVE-t az armos oldalon istenítik.
  
  ARM-es oldalon nem kell újrafordítani a szoftvert ..
  ha 2048 bitesre megírod .. mögötte a hardver lehet 128 vagy akár 2048 bites ..

  vagyis a következő öt évre a szoftvereket a hardver automatikusan skálázza ... nem lesz olyan mint az X86 -oldalon, hogy mindig újra kell fordítani az AVX-512 ... majd az AVX-1024 .. vagy az AVX-2048 -ra ...

  és ez az Apple oldalon nagy előny ...
  mert támogatni fogja az SVE2 -öt.

  lesz egy gyenge mag ... ami 128 bites hardverre fordítja a 2028 bites utasításokat ..
  és lesz egy erős mag ... ami 1024 bites hardver ...
  és ARM-es oldalon a kettő között egyszerű az átjárás .. szoftveres kompatibilitás megvan ... könnyű hibrid CPU -t összerakni.

  ------------------------------------------
  mig most az Inteles oldalon a Hibrid cpu-knál erős és a gyenge mag két külön implementáció hardveresen és szoftveresen .. a gyenge nem tudja az AVX-512 -öt .. emiatt az erősön is le kell tiltani
  mivel fontos a homogenitás az utasításkészletben ...
  ... szívás és hajtépés ....
  Ahogy az AT -irta
  https://www.anandtech.com/show/15877/intel-hybrid-cpu-lakefield-all-you-need-to-know/5

  "
  The hair-pulling out moment occurs when a processor has two different types of CPU core involved, and there is the potential for each of them to support different instructions or commands. Typically the scheduler makes no guarantee that software will run on any given core, so for example if you had some code written for AVX-512, it would happily run on an AVX-512 enabled core, but cause a critical fault on a core that doesn’t have AVX-512. The core won’t even know it’s an AVX-512 instruction until it comes time to decode it, and just throw an error when that happens. Not only this, but the scheduler has the right to move a thread when it needs to – if it moves a thread in the middle of an instruction stream, that can cause errors too. The processor could also move a thread to prevent thermal hotspots occurring, which will then cause a fault.

  There could be a situation where the programmer can flag that their code has specific instructions. In a program with unique instructions, there’s very often a check that tries to detect support, in order to say to itself something like ‘AVX512 will work here!’. However, all modern software assumes a homogeneous processor – that all cores will support all of the same instructions.

  It becomes a very chicken and egg problem, to a certain degree.

  The only way out of this is that both processors in a hybrid CPU have to support the same instructions completely. This means that we end up with the worst of both worlds – only instructions supported by both can be enabled. This is the lowest common denominator of the two, and means that in Lakefield we lose support for AVX-512 on Sunny Cove, but also things like GFNI, ENCLV, and CLDEMOTE in Tremont (Tremont is actually rather progressive in its instruction support)."
  

  Mottó: "A verseny jó!"

Új hozzászólás Aktív témák