Hirdetés

Sínen a TSMC 28 nm-es HP technológiája

Az Altera bejelentette, hogy kísérleti gyártás fázisába került a Stratix FPGA-k (field programmable gate array) legújabb generációjának első versenyzője. A GT sorozat részeként debütáló lapka a TSMC 28 nm-es HP (High Performance) gyártósorán készül, ami a PC-s piac szempontjából fontos technológia, hiszen az AMD és feltételezhetően az NVIDIA következő generációs GPU-i is ezt az eljárást használják majd. A vállalat már demonstrálta a lapka képességeit, így a tajvani bérgyártó bizakodó lehet az új gyártástechnológia kapcsán. Persze az Altera 25 Gbps-os adó-vevővel felszerelt chipje messze nem nevezhető bonyolult felépítésűnek, vagyis a TSMC egyelőre csak egy egyszerű próbán van túl, ám az elmúlt évek alatt megszokott volt, hogy a kísérleti gyártást az Altera FPGA-kon kezdték meg.

Hirdetés

A TSMC ütemtervéből kiindulva az első 28 nm-es HP gyártástechnológián tervezett GPU 2011 második felében érkezhet. Az eddigi adatok alapján valószínű, hogy a konkurens GlobalFoundries 28 nm-es HP eljárása hamarabb bevetésre kerül, de ez minden bizonnyal az AMD szokásosnak mondható tesztchipje lesz a Radeon HD 7000-es generáció beizzítása előtt, vagyis kétséges, hogy nagy mennyiségben gyártott tömegtermék lesz belőle.

Érdekesség, hogy a TSMC és a GlobalFoundries a 28 nm-es HP eljárás esetében eltérő megvalósítást alkalmaz a High-K dielektrikumú fém alapú kapuelektródák (HKMG) kiépítéséhez. Korábban már taglaltuk ezek előnyeit illetve hátrányait, így elmondható, hogy nagyon nehéz meghozni a tökéletes döntést. Éppen ezért felkerestük az említett bérgyártókat, hogy némi támpontot kapjunk az elképzelésükről. A GlobalFoundries szóvivője szerint az általuk kifejlesztett gyártástechnológiával rendkívül sűrűn helyezhetők el a tranzisztorok. Számszerűsítve 15-20%-kal kisebb chipek hozhatók létre a konkurens vállalatok technológiához viszonyítva, feltételezve az azonos tranzisztorszámot. A TSMC az előnyöket nem is firtatja, ám a gate first megvalósítás hátrányát túlzottan rizikósnak tartják. Elmondásuk alapján az extrém magas hőmérsékleti értékeket elviselő tranzisztorkészlet kiválasztása a későbbiekben hatalmas problémát jelenthet, mivel 20 nm-es csíkszélesség mellett a mérnökök nagyon kevés szabadságot kapnak a felhasználható anyagok tekintetében. Gondot okozhatnak még a feszítési technikák is, hiszen a tranzisztorkészlet kiválasztásánál még erre is figyelni kell. A gate last esetében az előbbi problémák nem merülnek fel, ám itt a chipdizájn területén korlátozottak a lehetőségek, ami szinten nem kellemes tulajdonság.

Valójában csak később tudjuk meg, hogy melyik út járható, vagy adott esetben járhatóbb. Természetes, hogy a gyártók a saját elképzeléseik mellett tartanak ki, ugyanakkor a GlobalFoundries még nem jelezte, hogy 22/20 nm-es csíkszélesség esetében melyik megvalósítást alkalmazza, míg a TSMC már most letette a voksát a gate last mellett.

Hirdetés

  • Kapcsolódó cégek:
  • TSMC

Azóta történt

Előzmények

Hirdetés