Az ARM a hónap elején beszélt általánosan a HSA 1.0-s platformmal kapcsolatos terveiről, amelynek bemutatásra került a legfontosabb komponense a CoreLink CCI-550. Utóbbi összeköttetés az év elején bemutatott CoreLink CCI-500 továbbfejlesztése. Az elsődleges különbség, hogy a CCI-550 esetében a HSA 1.0-val kompatibilis IOMMU magának az összeköttetésnek az elválaszthatatlan része lett, így a megfelelő Mali integrált grafikus vezérlő MMU-500-as egység használata nélkül kapcsolható rá az alapinterfészre.
A csomag szempontjából újítás a CoreLink NIC-450-es protokoll, amely a NIC-400-at váltja, illetve fontos szempont, hogy a CoreLink CCI-550 már összesen hat processzorklasztert képes támogatni, így építhetők 24 magos rendszerchipek is (klaszterenként 4 mag).
A CoreLink CCI-550-hez új CoreLink DMC-500-as memóriavezérlő is dukál. Utóbbit önmagában vagy egymással társítva lehet alkalmazni és egy ilyen blokknak elválaszthatatlanul része az ARM TrustZone technológia is. A CoreLink DMC-500 egyébként a memória-sávszélesség hatékonyabb kihasználást célozza az LPDDR3 vagy LPDDR4 szabványú rendszermemóriákkal.
Marketing szempontból az ARM lehetővé teszi azt, hogy a cégek a CoreLink CCI-550 használatával szabadabban definiálják a mag fogalmát. Ez nem túl kézenfekvő irány, de például a HSA alapítvány szerint egy mag olyan HSA-t támogató, tetszőlegesen programozható hardveres blokk, amely képes legalább egy folyamatot futtatni saját kontextusán, illetve virtuális memóriaterületén belül, függetlenül a többi magtól. Ezzel az értelmezéssel gyakorlatilag az integrált grafikus multiprocesszorai, vagy akár egy megfelelő DSP magjai is hozzászámolhatók a processzormagokhoz, így nem szabad majd azon meglepődni, ha előkerülnek a 30-, a 40-, vagy akár az 50-magos jelzők is a jövőben érkező rendszerchipekre. Az ultramobil szegmens tipikusan az a terület, ahol ezt a fajta marketinget bőven meg fogják engedni maguknak az érintettek.
