Az AI-gyorsítók és a nagy számítási teljesítményű rendszerek egyik fő szűk keresztmetszete továbbra is a memória energiaigénye és a sávszélesség/kapacitás aránya. A HBM (High Bandwidth Memory) jól skálázható, ám közben a gyártási komplexitás és a kihozatal is egyre fájóbb pont, ezért az iparág több irányban kísérletezik: szóba kerül a PIM (Processor-In-Memory), a CXL-es memóriapoololás és a 3D DRAM is.
Hirdetés
Az AMD az utóbbi mellett érvel most: a cég szerint az általuk favorizált, hibridkötésű 3D DRAM felépítés akár 17-szer jobb energiahatékonyságot is hozhat egy hagyományos, mikropöttyös (microbump) megoldásra támaszkodó HBM stackhez képest. Az AMD-nek ráadásul van tapasztalata is a témában, hiszen a 3D V-Cache révén már élesben is használ vertikális stackelést, igaz, ott extra gyorsítótár kerül a processzorra, nem pedig DRAM.
(forrás: AMD) [+]
A különbség a klasszikus HBM és a 3D DRAM között leegyszerűsítve az, hogy a HBM több DRAM lapkát egymásra rétegez, a kapcsolatot pedig jellemzően TSV-k és a rétegek közti fizikai kötéseket adó mikropöttyök biztosítják, az így felépített "memóriacsomag" pedig az XPU mellé kerül, a kettő közötti kommunikációt pedig a legalul elhelyezkedő PHY biztosítja. A 3D DRAM esetében ezzel szemben a DRAM rétegek közvetlenül az XPU fölé épülnek, és a memóriarétegek, illetve a lapka között hibridkötéses összeköttetés létesülhet, ami a fizikai távolság és a „köztes anyagok” csökkentése miatt kedvezőbb fogyasztást és az elektromos jelek szempontjából jobb minőségű kapcsolatot jelent.
(forrás: AMD) [+]
A mikropöttyös megoldásoknál a forraszanyagból felépülő kis golyók, illetve a köztük keletkező hézagok (amit tipikusan valamilyen anyaggal töltenek ki) nem csak az egyes kötések közötti távolság csökkentését akadályozzák, hanem parazita ellenállást és hőcsapdákat is hozhatnak. A hibridkötés ezzel szemben „bumpless” jellegű: a felületeket teljesen, atomi szinten nézve is síkra polírozzák, a réz kontaktok pedig dielektrikumba ágyazva, síkban kerülnek kialakításra, majd a rétegek egymáshoz illesztése után hőkezeléssel jön létre a közvetlen Cu–Cu kötés. Ez utóbbi jelenti egyelőre a technológia egyik legnagyobb gyakorlati problémáját is: a hibridkötéshez szükséges hőkezelés és a magasabb hőmérsékleti stressz a DRAM cellák töltésmegtartását és frissítési viselkedését ronthatja, vagyis a memória „hőtűrése” kritikus tényezővé válik. Emellett a gyártási oldalon is extrém követelmény a rendkívül precíz sík és tisztaság biztosítása: elég egy pár nanométeres szennyeződés ahhoz, hogy a réz-réz kötés hibás legyen.
(forrás: AMD) [+]
A megoldás egyik lehetséges iránya a hőterhelés csökkentése és okosabb elrendezés: a jelenleg vizsgált, egyelőre kísérleti eljárások között olyan is akad, ahol a memóriarétegek az XPU alá kerülnek, hogy a kritikus hőútvonalak és a technológiai lépések jobban kézben tarthatók legyenek. Ettől függetlenül a 3D DRAM ipari bevezetéséhez nem csak a hőkezelést kellene megoldani, hanem a gyártási környezetben is biztosítani az eddiginél nagyobb fokú tisztaságot.
