2016. május 30., hétfő

Útvonal

Hírek » Processzor rovat

Komoly támogatókat nyert magának a RISC-V architektúra

  • (f)
  • (p)
Írta: | | Forrás: PROHARDVER!

A hardverek Linuxának gúnyolt, de amúgy nagyszerű projekt mögé beállt a Google, a Hewlett Packard Enterprise és az Oracle is.

A RISC-V nevű utasításarchitektúráról eddig talán nem sok olvasónk hallott, de ideje odafigyelni erre a fejlesztésre, mivel a Google, a Hewlett Packard Enterprise és az Oracle is a támogatókat erősítik mostantól. Nevezetesen a RISC-V egy utasításarchitektúra a processzorok fejlesztéséhez, és az a különlegessége, hogy teljesen nyílt specifikációt használ, vagyis szabadon építhetők rá különböző processzordizájnok.

Az alapokat a Berkeley Egyetem dolgozta ki azután, hogy nem tudtak ideális utasításarchitektúrát választani a projektjeikhez. Az informatikai tudományos csoport 2010-ben eredetileg az x86-ot nézték ki, de gyorsan letettek róla, mivel szinte a használhatatlanságig bonyolódott az utasításarchitektúra az elmúlt évtizedek során és még a licenc is költséges lett volna. Ezután az ARM került reflektorfénybe, amely reálisabb alapnak tűnt, de így is túl komplexnek ítélték, így végül ezt sem licencelte az egyetem. Az informatikai tudományos csoport ezután kezdett dolgozni egy alapjaiban új utasításarchitektúrán.

Az első specifikáció 2014-ben elkészült és ilyenkor kapta meg a projekt a RISC-V nevet. Nem sokkal később bejegyzésre kerül a RISC-V alapítvány, amely a kifejlesztett specifikáció továbbfejlesztésére jött létre. Bár az Berkeley Egyetem eredetileg a projektet elsődlegesen kutatásra szánta, de annyira jól sikerült a fejlesztés, hogy vétek lett volna ezt maguknak megtartani. Főleg úgy, hogy a Google, a Hewlett Packard Enterprise és az Oracle is belépett a RISC-V alapítványba.

A RISC-V egyébként tényleg alapjaiban gondolja újra a processzortervezést. Az egész utasításarchitektúra alapja a kiterjeszthetőség. Az úgynevezett core specifikáció viszonylag kevés utasítást tartalmaz, és ezek elegendők ahhoz, hogy egy operációs rendszert futtassanak, illetve programok is fordíthatók rá. Ennek már van számos kiterjesztése, amelyek teljesen opcionálisak, de a használatukkal egyedire tervezhető az adott SoC. Végül a specifikáció gondol az alkalmazásspecifikus gyorsítók beépítésére is, számos szabad operációkód hellyel. A RISC-V előnye még a kompakt utasításkódolás, illetve a négyszeres pontosság támogatása a dupla és a szimpla pontosság mellett.

Az implementáció szempontjából lehet 32, 64 vagy 128 bites címzést is választani. Utóbbi talán túlzásnak tűnhet, hiszen kicsi az esélye, hogy az iparágban 2128 bájtnyi adatra legyen szükség, de a tervezők szerint a nem is olyan távoli jövőben reális igény lesz a 16 exabájtnál nagyobb memóriaterület megcímzésére, ugyanis rendkívül gyorsan fejlődnek a nem felejtő memóriák, és bizonyos területeken ezek is használhatók lesznek rendszermemóriaként. Mindemellett a címzési mód kiegészítése egy új utasításarchitektúrával nagyon nehéz terep, így sokkal biztonságosabb előre betervezni a 128 bites címzést, mint később esetlegesen rossz hatékonysággal beépíteni azt. A RISC-V utasításarchitektúra másik sarkalatos pontja sorrendtől független végrehajtás, amely az előzetesen tervezésnek köszönhetően rendkívül egyszerűen beépíthető. Berkeley Egyetem szerint jelenleg két implementáció is létezik és mindkettő megfelelően működik.

A RISC-V utasításarchitektúrára már javában készül egy lowRISC SoC, amely egy nyílt forráskódú projekt. Ezért is gúnyolja az ipar a RISC-V-t és a lowRISC-et a hardverek Linuxának, mivel tulajdonképpen erről van szó. A tervezést több csapat végzi, de a munkát a Cambridge-i Egyetem számítástechnikai laborja vezeti. A SoC tesztverziója várhatóan az év végén készül majd el, méghozzá 28 nm-es gyártástechnológián. A 9 mm²-es kiterjedésű lapkában négy darab, várhatóan 1 GHz-nél magasabb órajelen üzemelő, Rocket kódnevű processzormag lesz egyenként 32 kB-os utasítás- és adatgyorsítótárral, illetve 512 kB-os L2 gyorsítótárral. A 128 kB-os tag gyorsítótár mellé 32 bites memóriavezérlő kerül, amely LPDDR3 szabványú memóriákat fogadhat.

A tesztlapka elkészülte azért is fontos, hogy a szoftverfejlesztők kapjanak egy alapot a tesztekhez, illetve a RISC-V alapítvány célja tulajdonképpen nyílttá tenni processzortervezést, így a teljes iparág megoszthatná a fejlesztési költségeket. Ez érdekelheti a Google-t, a Hewlett Packard Enterprise-t és az Oracle-t is, hiszen számukra nem különösebben lényeges a hardverfejlesztés. Ezeknek a cégeknek szükségük van hardverekre, egyre inkább olyanokra, amelyek nem általánosak, hanem specifikusan az igényeikre szabottak, és ezt akár meg is terveznék maguknak. Az Oracle ezt meg is teszi, de mindhárom cégnek a bevétele nagyrészt a szoftverekből származik, így nem különösebben zavarná őket, ha az utasításarchitektúra fejlesztésére vonatkozó kutatásaik nyíltak lennének. Sőt, bizonyos szempontból ez kedvezőbb is számukra, mert így megoszthatnák egymás között a költségeket, gondolva itt az operációs rendszer fejlesztésére is, és a szoftverekből származó bevétel ekkor is jönni fog. Ha a RISC-V tesztlapkája a gyakorlatban is teljesíteni fog, akkor jó esély van arra, hogy a tehetős támogatók elkezdik építeni rá a saját implementációikat, így olyan processzort tervezhetnek maguknak, amilyenre ténylegesen szükségük van.

Hirdetés

Copyright © 2000-2016 PROHARDVER Informatikai Kft.