Az idei ISSCC konferencia az alternatív memóriatechnológiák terén több figyelemreméltó újdonsággal is szolgál. Az NEC és a Toshiba közös fejlesztőcsoportja a legtöbb eddigi megoldásnál gyorsabb és nagyobb adatsűrűségű MRAM (Magnetoresistive RAM) chipet prezentált.

Az MRAM legegyszerűbb formájában egymásra merőleges vezetékekből és a metszéspontokban elhelyezett ellenállásokból áll. Ez utóbbiban két ferromágneses réteg játszik kulcsszerepet: az egyik állandó polarizációjú, a másik polaritása pedig a fölötte lévő vezetékben folyó áram révén változtatható. Az alkatrész ellenállása kicsi, ha a két réteg polarizációja megegyező, és nagy, ha ellentétes – ez felel meg az „0” és „1” bit állapotoknak, melyek egy nem-destruktív ellenállásmérés segítségével kiolvashatók.

A manapság használatos memóriatípusokkal összevetve az MRAM számos pozitív tulajdonságát fedezhetjük fel. Lehetséges cellasűrűsége és előállítási költségei elvileg a DRAM-hoz teszik hasonlatossá. Sebessége elérheti az SRAM sebességét, miközben adatsűrűsége jóval nagyobb lehet annál, ami kisebb költséget eredményez. A flashmemóriához hasonlóan az MRAM sem igényel állandó feszültséget az adatok megtartásához, ami összességében kisebb fogyasztást eredményez a DRAM-hoz és az SRAM-hoz képest is. A flash technológiával ellentétben azonban nem korlátozott a végrehajtható írás-törlés ciklusok száma.

Az NEC és a Toshiba most egy 16 megabites MRAM chipet mutatott be, hasonlóval már az IBM is jelentkezett 2004 nyarán. A japán fejlesztésű lapka egy-egy cellája 1,872 μm² méretű, melyek egy 78,7 mm² területű chipet adnak ki. A hozzáférési idő 34 ns, szinkron üzemmódban a lapka 100 MHz-es órajelen hajtható. Az előállítás során 130 nm-es CMOS csíkszélességet és 240 nm-es MRAM struktúrákat alkalmaztak.

A fejlesztések mai állásának megfelelő jellemzők mellett a chip kiemelkedik az adatátviteli sebesség terén, hiszen 1,8 voltos üzemfeszültség mellett 200 MB/s írási és olvasási tempót képes elérni. Ez főként az újfajta vezetékezésnek köszönhető, mellyel az íráshoz szükséges töltés mennyiségét mintegy 38 százalékkal tudták redukálni, mellyel párhuzamosan csökkent az olvasást károsan befolyásoló zaj a chipben. Az új elrendezés ráadásul a méretre is jótékony hatással bír. Arról egyelőre nem szólnak a hírek, hogy a technológia mikorra válik éretté kereskedelmi célú felhasználásra.