A GlobalFoundries még 2009 tavaszán alakult meg, amikor is az AMD eladta gyárait. A beruházó ATIC (Advanced Technology Investment Company) jelenleg a cég többségi birtokosa, továbbá a befektetési csoport a Charteredet is bekebelezte korábban, így komoly szereplőnek számítanak a piacon. Természetesen a nagy vállalatok évente saját rendezvényt tartanak, ami a GlobalFoundries esetében a GTC, azaz a Global Technology Conferences, mely az elmúlt évben és idén is sikeresen lezajlott.

A GlobalFoundries az elmúlt évben elsősorban az AMD-vel való partnerkapcsolatra épített, így 2010-es GTC szinte nem is a gyártástechnológiákról szólt, idén azonban már más volt a helyzet. Persze az AMD is részt vett, mint a GlobalFoundries legfőbb partnere, de elsődlegesen a 28 nm-es gyártástechnológiák felfuttatása, és az új eljárások bevezetése volt a rendezvény fő témája.

A bérgyártó a konkurens vállalatokkal ellentétben a gate first megvalósításra építő High-K dielektrikumú fém alapú kapuelektródákat (HKMG) alkalmaz a 28 és a 32 nm-es gyártástechnológiákhoz. Az iparágon belül ezzel kapcsolatban rengeteg vita van. Mint ismeretes a HKMG eljárás elengedhetetlen ahhoz, hogy a CMOS technológia skálázása a jövőben hatékony legyen. A alapvetően két elfogadott megvalósítás létezik erre, amit gate first és gate last néven emlegetnek. Ezek természetesen leegyszerűsített jelzések, mivel a gyártástechnológiai körökben az eljárások rendre MIPS (Metal Inserted Poly-Si) és RMG (Replacement Metal-Gate) néven futnak. A legtöbb chipgyártó a gate last technológiát választotta, mivel a gate first megvalósítást kivitelezhetetlennek tartották, ugyanakkor a GlobalFoundries szerint megéri kockáztatni, mert a gate first a 32 és 28 nm-es node-okon előnyösebb a gate lastnél.

Röviden összefoglalva a gate first előnye, hogy a gyártási folyamat nagyon hasonló a korábbi SiON/poly-Si megvalósításhoz, így könnyebb vele bánni, továbbá a tranzisztorok sűrűbben helyezhetők el a gate lasthez viszonyítva. Kihívást jelent azonban, hogy nehéz megtalálni a megfelelő tranzisztorkészletet, ami kibírja az extrém magas hőmérsékleti értékeket, és emellett még kompatibilis is az alkalmazott feszítési technikával. A gate last komplexebb, drágábban gyártható és kisebb tranzisztorsűrűséget tesz lehetővé, ám előnye, hogy különálló PMOS és NMOS fémek is használhatóak vele, amelyekkel a magas hőmérséklet problémája kizárható, így szabadabb a mérnökök keze a felhasználható anyagok kiválasztásánál.

Természetesen látható, hogy érvek és ellenérvek mindkét megvalósítás mellett sorakoznak, így csak a gyakorlat dönti majd el, hogy a 28 nm-es node-ra mi a jobb, hiszen a nagy konkurensnek számító TSMC pont a gate last mellett döntött. Annyi viszont bizonyos, hogy a GlobalFoundries bemutatóján nagyon impozáns paraméterek hangoztak el, és a vállalat hangsúlyozta, hogy a saját 28 nm-es megvalósításuk nagyjából 15-20%-kal kisebb lapkaméretet eredményez a konkurensek megoldásánál. Ez az ARM-ra építő vállalatoknak nagyon csábító lehet, ráadásul a sebességgel sincs probléma, mivel a bérgyártó szimulációja szerint az SLP technológiával 2, míg a HPP-vel 3 GHz-es órajelet lehet elérni egy Cortex A9-es processzormaggal. Persze nyilvánvaló, hogy a 28 nm-es eljárásoknál a gyártók már a Cortex-A15-re építenek, de a szimulációs adatok valóban kedvezőek.

A GlobalFoundries a Common Platformról is beszélt, melynek tagja még az IBM és a Samsung is. Ez a három vállalat közösen dolgozik az egyre nehezebb, új gyártástechnológiák kidolgozásán. A bérgyártó a Samsunggal dolgozott össze, és a 28 nm-es SLP és HPP mellé készül majd egy úgymond köztes LPH node is, ami elsősorban a nagyobb teljesítményű okostelefonok chipjeihez használható majd fel. Nagyon egyszerűen fogalmazva a Common Platform három 28 nm-es technológiájából a HPP a chip magas teljesítményére, az SLP az alacsony fogyasztásra, míg az LPH egyfajta egyensúlyra gyúr. Utóbbi esetében nagyobb feszültségérték állítható be az SLP-hez képest.

Szintén szó esett a 20 nm-es technológiáról, melynek kapcsán a GlobalFoundries bejelentette, hogy elkészültek az első waferrel, mely a szokásos tesztstruktúrákat tartalmazza. Az eredeti ütemtervhez képest ez azt jelenti, hogy a bérgyártó gyorsabban dolgozott, hiszen korábban a negyedik negyedévre jósolták mindezt, de sikerült elérni a harmadik negyedév elején. A Common Platform korábbi rendezvényén az IBM-nél dolgozó Gary Patton már részletesen beszélt a 20 nm-es noderól. Mivel a GTC-n sem mondtak mást, így a korábbi információk helytállóak ebből a szempontból. Érdemes megjegyezni, hogy a Common Platformon belül ügyködő IBM az első 20 nm-es wafert az év elején mutatta be.